女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

利用FPGA實(shí)現(xiàn)的一種機(jī)載高清視頻處理模塊

FPGA設(shè)計(jì)論壇 ? 來源:FPGA設(shè)計(jì)論壇 ? 2023-07-28 14:03 ? 次閱讀

現(xiàn)代飛機(jī)座艙顯示技術(shù)的發(fā)展日新月異,需要顯示各種傳感器信息的數(shù)據(jù)已經(jīng)達(dá)到海量規(guī)模。飛行員在不同飛行時(shí)段獲得的信息也越來越多,為了使飛行員能夠在某特定的飛行時(shí)段認(rèn)讀和處理更為的信息,并且各種傳感器信息融合在同一個(gè)坐標(biāo)系中,因此需要研究機(jī)載環(huán)境中高清視頻處理技術(shù),研究在較大尺寸的顯示器上顯示處理高清視頻信號(hào)

高清視頻處理模塊位于顯示分系統(tǒng)中,加速顯示高清視頻信號(hào),實(shí)現(xiàn)高清視頻的縮放和疊加。滿足了飛行員對(duì)大尺寸和高清晰視頻顯示的需求。模塊接收顯示命令和視頻數(shù)據(jù),將融合信息加速顯示到顯示器上,同時(shí)接收解碼兩路高清外視頻信號(hào),在FPGA芯片中實(shí)現(xiàn)內(nèi)視頻和外視頻的運(yùn)算處理,包括縮放和疊加,并且將處理后的視頻信息按照不同的要求輸出到顯示器上。

高清視頻處理模塊系統(tǒng)結(jié)構(gòu)

高清視頻處理模塊內(nèi)部包含圖形處理器,它接收顯示命令和數(shù)據(jù),加速渲染圖形畫面,輸出為高清視頻信號(hào),在FPGA中運(yùn)算融合外視頻信號(hào),兩路分別輸出到外部顯示器上,視頻格式分別為高清LVDS和高清DVI

高清視頻處理模塊主要功能電路包括圖形處理器電路、視頻疊加和縮放邏輯電路、編解碼電路和供電復(fù)位時(shí)鐘電路。模塊系統(tǒng)組成框圖如圖1所示。

02f13928-2d0b-11ee-815d-dac502259ad0.jpg

高清視頻處理模塊硬件電路設(shè)計(jì)

圖形處理器電路

圖形處理器電路主要負(fù)責(zé)內(nèi)部高清視頻的生成和視頻輸出控制。它將繪圖數(shù)據(jù)和命令通過二維和三維圖形加速管線加速生成并且存儲(chǔ)在顯存中,輸出控制部件將顯存中的數(shù)據(jù)按照相應(yīng)格式輸出視頻信號(hào)。

圖形處理器選用AMD公司的M9000芯片,該芯片支持高清視頻處理,支持二維和三維圖形硬件加速,OpenGL圖形接口標(biāo)準(zhǔn),工作頻率高達(dá)250MHz,64MByte的顯存容量,兩路獨(dú)立的顯示輸出通道,可選擇LVDS、DVI、VGA、TV和并行LCD接口。本設(shè)計(jì)中,圖形處理器生成內(nèi)部視頻信號(hào)分辨率為1920×1080,刷新頻率為60Hz。

視頻疊加和縮放邏輯電路

視頻疊加和縮放邏輯電路包括FPGA和SRAM兩部分電路,完成內(nèi)視頻和外視頻的疊加運(yùn)算和縮放。從FPGA的角度計(jì)算,其功能接口包括,一路高清內(nèi)視頻信號(hào),由圖形處理器生成,兩路高清外視頻信號(hào),經(jīng)過解碼器解碼后輸出到FPGA芯片中,一路高清DVI視頻輸出,對(duì)外輸出一路高清DVI信號(hào),一路雙LVDS視頻輸出,滿足高清LVDS信號(hào)輸出到液晶顯示器上,是SRAM緩存部分,實(shí)現(xiàn)視頻信號(hào)緩存功能。

基于FPGA功能接口數(shù)量和模塊功耗的要求,本設(shè)計(jì)選擇XILINX公司的SPARTAN-6系列中的XC6SLX150-2FGG9001芯片。該片共有147443個(gè)邏輯處理單元,可使用的I/O管腳多達(dá)576個(gè),邏輯資源相當(dāng)豐富,能夠滿足高清視頻縮放和疊加功能對(duì)邏輯資源的需求。

SRAM存儲(chǔ)器用來緩沖視頻信息,它用觸發(fā)器存儲(chǔ)信息,觸發(fā)器在信息讀出后可以保持原有的狀態(tài),因此SRAM不需要再生。即使DRAM的集成度比SRAM高,并且功耗小,價(jià)格低,但是目前SRAM容量在增大,速度比DRAM高,時(shí)序控制比DRAM簡(jiǎn)單。重要的是SRAM作為存儲(chǔ)芯片比較穩(wěn)定,因此本設(shè)計(jì)選擇CYPRESS公司的SRAMCY7C1470BV33-167AXI作為視頻信號(hào)緩存。模塊采用6片SRAM,該芯片存儲(chǔ)容量為2 M×36 bits,3.3V供電,支持167MHz的總線操作,工作溫度為-40℃到+85℃,滿足視頻緩存的需求。

編解碼電路

編解碼電路由解碼電路和編碼電路組成。解碼電路主要完成兩路高清數(shù)字DVI視頻的解碼功能,將解碼后符合類VESA視頻時(shí)序的數(shù)字RGB信號(hào)傳輸?shù)紽PGA中。解碼電路采用兩片AD公司的ADV7162。該芯片為雙通道高清數(shù)字DVI解碼器,支持HDMI標(biāo)準(zhǔn)1.4a,具有可編程均衡器,每一個(gè)HDMI接口支持5V供電和熱插拔檢測(cè),工作頻率高達(dá)225 MHz,工作溫度為-40℃到+85℃。

編碼器電路完成兩路視頻的編碼功能,分別將FPGA輸出的數(shù)字RGB視頻信號(hào)編碼轉(zhuǎn)換成一路雙LVDS信號(hào)和一路高清DVI信號(hào)。雙LVDS信號(hào)直接驅(qū)動(dòng)液晶顯示器,物理鏈路共有2對(duì)差分時(shí)鐘線和8對(duì)差分?jǐn)?shù)據(jù)線,它從FPGA接收并行數(shù)字RGB信號(hào)轉(zhuǎn)換成串行LVDS信號(hào)。該編碼器采用NI公司的DS90C387來完成雙LVDS信號(hào)的編碼和發(fā)送功能,該芯片支持單像素和雙像素兩種數(shù)據(jù)傳輸方式,能將48bit并行TTL數(shù)據(jù)(雙24位色像素)轉(zhuǎn)換成8對(duì)LVDS差分?jǐn)?shù)據(jù)線,雙像素速率支持112MHz,能夠滿足1080p高清視頻的編碼和驅(qū)動(dòng)傳輸?shù)囊蟆?/p>

另一路高清DVI信號(hào)同樣是從FPGA芯片接收并行數(shù)字RGB信號(hào)后編碼轉(zhuǎn)換而來,所承載的邏輯傳輸內(nèi)容和雙LVDS信號(hào)通路相同,不同的是它將并行數(shù)字RGB視頻編碼成串行差分的TMDS物理鏈路信號(hào),編碼器采用AD公司的ADV7513,該芯片是一款高分辨率多媒體接口編碼器,支持DVI的v1.4協(xié)議,其并行發(fā)送時(shí)鐘高達(dá)165MHz,支持1080p的視頻編碼,滿足編碼格式和高清分辨率的要求。

供電復(fù)位時(shí)鐘電路

供電復(fù)位時(shí)鐘電路完成高清視頻處理模塊的電源設(shè)計(jì)、時(shí)鐘設(shè)計(jì)和系統(tǒng)復(fù)位功能。本模塊采用單+5V供電,需要輸入電流大約4安培,模塊內(nèi)部各個(gè)芯片需要1.2V、1.8V、2.5V和3.3V四種電壓,所有芯片沒有上電順序的要求,因此可以使用兩路開關(guān)電源轉(zhuǎn)換芯片LTM4616實(shí)現(xiàn)。時(shí)鐘電路提供支持模塊需要的時(shí)鐘頻率,本設(shè)計(jì)中高清DVI解碼器需要28.63636MHz的時(shí)鐘頻率,圖形處理器和FPGA芯片需要25MHz和27MHz的時(shí)鐘頻率。這三種時(shí)鐘均由相應(yīng)頻點(diǎn)的晶振產(chǎn)生。

穩(wěn)定的復(fù)位電路是模塊穩(wěn)定工作的前提,本設(shè)計(jì)提供手動(dòng)復(fù)位、上電復(fù)位和電源監(jiān)控。當(dāng)這三種復(fù)位條件之一具備時(shí),均會(huì)復(fù)位模塊。

審核編輯:湯梓紅

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21968

    瀏覽量

    614304
  • 顯示器
    +關(guān)注

    關(guān)注

    21

    文章

    5065

    瀏覽量

    141384
  • 視頻
    +關(guān)注

    關(guān)注

    6

    文章

    1970

    瀏覽量

    73695
  • 復(fù)位電路
    +關(guān)注

    關(guān)注

    13

    文章

    325

    瀏覽量

    45115

原文標(biāo)題:利用FPGA實(shí)現(xiàn)的一種機(jī)載高清視頻處理模塊

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    機(jī)載高清視頻處理模塊的設(shè)計(jì)方案

    為了使飛行員能夠認(rèn)讀更多更清晰地視頻信息,本文研究了機(jī)載高清視頻處理模塊的硬件設(shè)計(jì)和邏輯軟件算法
    發(fā)表于 12-23 11:05 ?3149次閱讀

    一種創(chuàng)新的機(jī)載娛樂系統(tǒng)

    `一種創(chuàng)新的機(jī)載娛樂系統(tǒng)`
    發(fā)表于 08-02 00:35

    利用FPGA實(shí)現(xiàn)一種機(jī)載高清視頻處理模塊

    傳感器信息融合在同個(gè)坐標(biāo)系中,因此需要研究機(jī)載環(huán)境中高清視頻處理技術(shù),研究在較大尺寸的顯示器上顯示處理
    發(fā)表于 11-07 10:42

    一種基于FPGA的多通道頻率測(cè)量系統(tǒng)的實(shí)現(xiàn)方法介紹

    設(shè)計(jì)了一種多通道頻率測(cè)量系統(tǒng)。系統(tǒng)由模擬開關(guān)、信號(hào)調(diào)理電路、FPGA、總線驅(qū)動(dòng)電路構(gòu)成,實(shí)現(xiàn)對(duì)頻率信號(hào)的分壓、放大、濾波、比較、測(cè)量,具備回路自測(cè)試功能,可與主設(shè)備進(jìn)行數(shù)據(jù)交互,具有精度高、可擴(kuò)展
    發(fā)表于 06-27 07:23

    一種基于FPGA的實(shí)時(shí)視頻圖像處理算法研究與實(shí)現(xiàn)

    摘要為有效提高視頻監(jiān)控應(yīng)用領(lǐng)域中多屏幕畫面顯示的清晰度、分辨度等問題,提出了一種基于FPGA的實(shí)時(shí)視頻圖像處理算法。文中介紹了系統(tǒng)的整體結(jié)構(gòu)
    發(fā)表于 06-28 07:06

    一種基于FPGA+DSP的視頻處理系統(tǒng)設(shè)計(jì)

    本系統(tǒng)采用基于FPGA與DSP協(xié)同工作進(jìn)行視頻處理的方案,實(shí)現(xiàn)視頻采集、處理到傳輸?shù)恼麄€(gè)過程。實(shí)
    發(fā)表于 07-01 07:38

    怎么設(shè)計(jì)一種基于HD-SDI技術(shù)的高清圖像處理系統(tǒng)?

    隨著圖像處理技術(shù)及傳感器技術(shù)的不斷發(fā)展,高清數(shù)字圖像取代模擬圖像成為一種趨勢(shì)。設(shè)計(jì)了一種基于HD-SDI技術(shù)的高清圖像
    發(fā)表于 06-01 07:03

    使用FPGA 實(shí)現(xiàn)高清視頻去隔行功能

    使用FPGA 實(shí)現(xiàn)高清視頻去隔行功能 本白皮書介紹各種去隔行技術(shù),以及怎樣使用Altera 的視頻和圖像
    發(fā)表于 04-19 14:46 ?49次下載

    基于FPGA高清視頻采集與顯示系統(tǒng)

    本文介紹了一種基于FPGA視頻采集與顯示系統(tǒng)的設(shè)計(jì)。系統(tǒng)以FPGA為核心,配合高分辨率CCD圖像傳感器、ADC模數(shù)轉(zhuǎn)換、視頻編碼器等,
    發(fā)表于 08-19 10:53 ?4996次閱讀

    一種基于USB2.0的視頻圖像處理芯片設(shè)計(jì)

    本文給出了一種基于USB2.0 的視頻圖像處理芯片的實(shí)現(xiàn)方案,首先介紹了系統(tǒng)的整體設(shè)計(jì)框架,然后針對(duì)框架內(nèi)核心模塊闡述了相應(yīng)的硬件
    發(fā)表于 08-17 13:57 ?4377次閱讀
    <b class='flag-5'>一種</b>基于USB2.0的<b class='flag-5'>視頻</b>圖像<b class='flag-5'>處理</b>芯片設(shè)計(jì)

    機(jī)載高清視頻處理模塊的軟硬件設(shè)計(jì)

    現(xiàn)代飛機(jī)中各種信息傳感器的使用越來越廣泛,座艙顯示系統(tǒng)需要處理的數(shù)據(jù)也越來越多。為了使飛行員能夠認(rèn)讀更多更清晰地視頻信息,研究了機(jī)載高清視頻
    發(fā)表于 11-17 09:09 ?1038次閱讀
    <b class='flag-5'>機(jī)載</b><b class='flag-5'>高清</b><b class='flag-5'>視頻</b><b class='flag-5'>處理</b><b class='flag-5'>模塊</b>的軟硬件設(shè)計(jì)

    一種基于DSP+FPGA視頻圖像采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

    本文主要介紹了一種基于DSP+FPGA視頻圖像采集處理系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn),DSP-BF561作為主處理
    發(fā)表于 12-25 10:39 ?5199次閱讀
    <b class='flag-5'>一種</b>基于DSP+<b class='flag-5'>FPGA</b><b class='flag-5'>視頻</b>圖像采集<b class='flag-5'>處理</b>系統(tǒng)的設(shè)計(jì)與<b class='flag-5'>實(shí)現(xiàn)</b>

    一種高性能數(shù)據(jù)處理模塊

    針對(duì)機(jī)載雷達(dá)任務(wù)系統(tǒng)數(shù)據(jù)處理服務(wù)器國(guó)產(chǎn)化的要求,設(shè)計(jì)一種高性能數(shù)據(jù)處理模塊。采用國(guó)產(chǎn)16核申威處理
    發(fā)表于 01-30 15:18 ?1次下載
    <b class='flag-5'>一種</b>高性能數(shù)據(jù)<b class='flag-5'>處理</b><b class='flag-5'>模塊</b>

    利用FPGA器件和DSP處理實(shí)現(xiàn)無人機(jī)高清視頻圖像系統(tǒng)的設(shè)計(jì)

    本文設(shè)計(jì)并實(shí)現(xiàn)一種基于FPGA和DSP的機(jī)載高清視頻圖像系統(tǒng),包括
    的頭像 發(fā)表于 07-04 08:16 ?3081次閱讀
    <b class='flag-5'>利用</b><b class='flag-5'>FPGA</b>器件和DSP<b class='flag-5'>處理</b>器<b class='flag-5'>實(shí)現(xiàn)</b>無人機(jī)<b class='flag-5'>高清</b><b class='flag-5'>視頻</b>圖像系統(tǒng)的設(shè)計(jì)

    基于FPGA和DSP技術(shù)的機(jī)載高清視頻圖像系統(tǒng)是如何設(shè)計(jì)的詳細(xì)資料免費(fèi)下載

    無人機(jī)在偵察、測(cè)繪等領(lǐng)域?qū)D像分辨率的要求不斷提高,隨之帶來了數(shù)據(jù)量的顯著增大,其次,視頻圖像系統(tǒng)與傳統(tǒng)遙控遙測(cè)系統(tǒng)的融合也是設(shè)計(jì)中需要考慮的。針對(duì)以上問題,設(shè)計(jì)并實(shí)現(xiàn)一種基于FPGA
    發(fā)表于 09-07 15:39 ?18次下載
    基于<b class='flag-5'>FPGA</b>和DSP技術(shù)的<b class='flag-5'>機(jī)載</b><b class='flag-5'>高清</b><b class='flag-5'>視頻</b>圖像系統(tǒng)是如何設(shè)計(jì)的詳細(xì)資料免費(fèi)下載