什么是時(shí)序路徑timing path呢？
今天我們要介紹的時(shí)序分析概念是 時(shí)序路徑 （Timing Path）。STA軟件是基于timing path來(lái)分析timing的。那什么是timing path呢？
Timing Path根據(jù)起點(diǎn)和終點(diǎn)可以分為以下四種：
- 由Flip-Flop時(shí)鐘輸入端到Flip-Flop數(shù)據(jù)輸入端，即**reg2reg **path,如下圖1
- 由主要輸入到Flip-Flop數(shù)據(jù)輸入,即**in2reg **path，如下圖2
- 由Flip-Flop時(shí)鐘輸入端到主要輸出，即**reg2out **path，如下圖3
- 由主要輸入到主要輸出,即**in2out **path，如下圖4
圖1
圖2
圖3
圖4
聲明：本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
時(shí)序分析
+關(guān)注
關(guān)注
2文章
127瀏覽量
22823 -
STA
+關(guān)注
關(guān)注
0文章
52瀏覽量
19227 -
時(shí)序分析器
+關(guān)注
關(guān)注
0文章
24瀏覽量
5340 -
時(shí)序路徑
+關(guān)注
關(guān)注
0文章
12瀏覽量
1443
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
FPGA案例之時(shí)序路徑與時(shí)序模型解析
時(shí)序路徑 典型的時(shí)序路徑有4類(lèi)，如下圖所示，這4類(lèi)路徑可分為片間路徑（標(biāo)記①和標(biāo)記③)和片內(nèi)
時(shí)序分析的基本概念及常規(guī)時(shí)序路徑的組成
邊沿。 ④ 通常情況下這兩個(gè)邊沿會(huì)有一個(gè)時(shí)鐘周期的差別。 2、時(shí)序路徑 （Timing path典型時(shí)序
FPGA時(shí)序約束之時(shí)序路徑和時(shí)序模型
時(shí)序路徑作為時(shí)序約束和時(shí)序分析的物理連接關(guān)系，可分為片間路徑和片內(nèi)路徑。
發(fā)表于 08-14 17:50
?1048次閱讀
【時(shí)序約束】關(guān)于設(shè)置FALSE PATH
總得來(lái)說(shuō)，F(xiàn)ALSE PATH就是我們?cè)谶M(jìn)行時(shí)序分析時(shí)，不希望工具進(jìn)行分析的那些路徑。一般不需要工具時(shí)序分析的路徑指的是異步的
發(fā)表于 06-27 06:34
Vivado下顯示指定路徑時(shí)序報(bào)告的流程
Vivado運(yùn)行Report Timing Summary時(shí)，只顯示各個(gè)子項(xiàng)目最差的十條路徑，很可能并不包含你最關(guān)心的路近，這個(gè)時(shí)候顯示指定路徑的時(shí)序報(bào)告就顯得很重要了，下面就簡(jiǎn)單
發(fā)表于 01-15 16:57
Timing Groups and OFFSET Const
Timing Groups and OFFSET Constraints:
•Use the Constraints Editor to create groups of path
發(fā)表于 01-11 08:55
?4次下載
Path-Specific Timing Constrain
Path-Specific Timing Constraints:Constraining Between Risingand Falling Clock Edges•
發(fā)表于 01-11 08:56
?10次下載
基于FALSE PATH的設(shè)置
總得來(lái)說(shuō)，F(xiàn)ALSE PATH就是我們?cè)谶M(jìn)行時(shí)序分析時(shí)，不希望工具進(jìn)行分析的那些路徑。一般不需要工具時(shí)序分析的路徑指的是異步的
發(fā)表于 09-19 10:46
?0次下載
靜態(tài)時(shí)序分析基礎(chǔ)與應(yīng)用
STA的簡(jiǎn)單定義如下：套用特定的時(shí)序模型（Timing Model），針對(duì)特定電路分析其是否違反設(shè)計(jì)者給定的時(shí)序限制（Timing Constraint）。以分析的方式區(qū)分，可分為
發(fā)表于 04-03 15:56
?10次下載
如何判斷路徑的timing exception約束
隨著設(shè)計(jì)復(fù)雜度和調(diào)用IP豐富度的增加，在調(diào)試時(shí)序約束的過(guò)程中，用戶(hù)常常會(huì)對(duì)除了自己設(shè)定的約束外所涉及的繁雜的時(shí)序約束感到困惑而無(wú)從下手。舉個(gè)例子，我的XDC里面并沒(méi)有指定set_false_path
介紹的時(shí)序分析基本概念PBA分析模式
和GBA模式相比，PBA要更加樂(lè)觀，因?yàn)樗鼤?huì)計(jì)算具體哪些路徑是實(shí)際的路徑。如下圖中的timing path
AOCV時(shí)序分析概念介紹
今天我們要介紹的時(shí)序分析概念是 **AOCV** 。全稱(chēng)Stage Based Advanced OCV。我們知道，在OCV分析過(guò)程中，我們會(huì)給data path,clock path上設(shè)定單一的
時(shí)序分析基本概念介紹—Timing Arc
今天我們要介紹的時(shí)序基本概念是Timing arc，中文名時(shí)序弧。這是timing計(jì)算最基本的組成元素，在昨天的lib庫(kù)介紹中，大部分時(shí)序信
時(shí)序分析基本概念介紹<Critical Path>
今天我們要介紹的時(shí)序分析概念是Critical Path。全稱(chēng)是關(guān)鍵路徑。
工商網(wǎng)監(jiān)
評(píng)論