電路中或傳輸線上的阻抗失配會(huì)產(chǎn)生反射，回到信號(hào)源。

當(dāng)信號(hào)反射時(shí)，向末端負(fù)載傳輸?shù)墓β示蜁?huì)減少。

阻抗匹配發(fā)揮了一種雙重作用，即通過抑制反射使功率傳輸?shù)截?fù)載。

每當(dāng)電磁信號(hào)沿著傳輸線傳播時(shí)，都有可能從傳輸線和負(fù)載器件之間的接口上反射回來。負(fù)載可以是任何東西：另一段傳輸線、集成電路、天線......任何有明確阻抗的東西都是負(fù)載。當(dāng)阻抗失配時(shí)，就會(huì)給信號(hào)帶來災(zāi)難性的影響，導(dǎo)致在傳輸線末端測(cè)得振蕩響應(yīng)或階梯式響應(yīng)。

這種效應(yīng)從何而來，如何通過阻抗匹配來加以解決？雖然信號(hào)反射和阻抗失配存在關(guān)聯(lián)，但在線路上觀察到的振鈴效應(yīng)往往解釋不清，也很難歸納。在本文中，我們將詳細(xì)解釋由于互連中的阻抗失配而導(dǎo)致的信號(hào)反射有哪些影響。

端接線路上出現(xiàn)信號(hào)反射的原因

根據(jù)定義，傳輸線上的阻抗失配會(huì)導(dǎo)致信號(hào)反射；任何支持波在線性介質(zhì)中傳播的結(jié)構(gòu)都會(huì)這樣。信號(hào)反射導(dǎo)致在傳輸線接收端讀出的電壓出現(xiàn)振蕩，或者表現(xiàn)出過長的響應(yīng)，類似于不同電平之間的階梯。當(dāng)反射發(fā)生時(shí)，傳輸線上負(fù)載器件輸入端的電壓和電流可能表現(xiàn)出過沖或下沖，具體取決于反射信號(hào)相對(duì)于輸入信號(hào)的極性。

定義反射信號(hào)強(qiáng)度的主要方程式是反射系數(shù)方程式。對(duì)于到達(dá)負(fù)載輸入阻抗的行進(jìn)信號(hào)，在負(fù)載輸入端的反射系數(shù)為：

對(duì)于這種典型的傳輸線配置，其反射系數(shù)在器件的負(fù)載端定義。對(duì)于到達(dá)傳輸線源端的波，也定義了一個(gè)類似的方程式。

從這個(gè)方程可以看出，如果負(fù)載的輸入阻抗與線路阻抗失配，在負(fù)載處就會(huì)發(fā)生反射。同樣的道理也適用于在源端觀察到的輸入阻抗。在每次反射后，由于線路兩端的連續(xù)反射，會(huì)出現(xiàn)相位偏移和信號(hào)電平降低。

從線路負(fù)載端反射的波的方程式

在上述方程中，系數(shù) A 是線路上信號(hào)的初始振幅。

這兩個(gè)方程的有趣之處在于，只要知道上述方程中的系數(shù)，它們就能完全描述阻抗失配的信號(hào)反射行為。傳輸線的行為仿真非常麻煩，要么需要使用 3D 電磁場(chǎng)求解器，要么需要等效的集總電路模型。在實(shí)踐中，可以簡單地繪制出輸入波及其相位偏移的反射圖，就可以獲得在時(shí)域中的負(fù)載輸入端測(cè)量的波形。基本上，一些 SPICE 模型就是通過這種方法來計(jì)算在負(fù)載輸入端測(cè)量的波形。

對(duì)于高負(fù)載阻抗，在負(fù)載處觀察到的輸入信號(hào)與反射信號(hào)相疊加，將產(chǎn)生一個(gè)波形，形狀如下圖所示：

由于高阻抗負(fù)載的信號(hào)反射而產(chǎn)生的明顯震蕩

為什么會(huì)出現(xiàn)明顯的過阻尼響應(yīng)？

如果在網(wǎng)上搜索關(guān)于信號(hào)反射和阻抗失配的資料，絕大多數(shù)都是考慮 50 歐姆傳輸線連接到高阻抗負(fù)載的情況，特別是 CMOS 邏輯電路。由于反射系數(shù)的原因，反射的信號(hào)不會(huì)反轉(zhuǎn)。相反，功率只有在線路上來回反射之后才到達(dá)負(fù)載。然后，我們看到在傳輸線和負(fù)載之間的界面上出現(xiàn)了上述緩慢上升的情況。

低阻抗負(fù)載的信號(hào)反射和阻抗失配

在低阻抗下，輸入波最初會(huì)反轉(zhuǎn)，因?yàn)榉瓷湎禂?shù)小于零。這就產(chǎn)生了明顯的下沖。然后，反射波將繼續(xù)在線路上來回流通，在兩端反射和反轉(zhuǎn)，產(chǎn)生如下所示的波形。這看起來很像欠阻尼振蕩，但它們不完全是一回事。無損失配不會(huì)出現(xiàn)這種行為，這種情況下不會(huì)有任何阻尼機(jī)制。

由于低阻抗負(fù)載的信號(hào)反射而產(chǎn)生的明顯震蕩

與傳輸線一起使用的現(xiàn)代 IC 通常在驅(qū)動(dòng)端（也可能在接收端）使用片內(nèi)端接 (ODT)。對(duì)于線路驅(qū)動(dòng)器或收發(fā)器等原件，線路的源端可能實(shí)現(xiàn) 50 歐姆的阻抗。負(fù)載器件可能沒有使用片內(nèi)端接，這意味著需要使用一個(gè)并聯(lián)電阻、上拉電阻或 Thevenin 端接。

應(yīng)用這些終端方案的目的是將信號(hào)設(shè)置在所需的電平，同時(shí)將負(fù)載的輸入阻抗設(shè)置為等于線路的特性阻抗。在線路的負(fù)載端應(yīng)用外部端接，或在低阻抗驅(qū)動(dòng)器的源端應(yīng)用串聯(lián)端接之前，請(qǐng)先查閱產(chǎn)品手冊(cè)，看看該器件是否使用了片內(nèi)端接。

Cadence Allegro PSpice Simulator 是業(yè)界一流的用于電路設(shè)計(jì)和仿真的PCB 設(shè)計(jì)和分析軟件之一。使用該軟件可以模擬到達(dá)傳輸線負(fù)載端的波形，以便在設(shè)計(jì)端接網(wǎng)絡(luò)時(shí)評(píng)估任何信號(hào)反射和阻抗失配。