女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

技術資訊 I 高效差分對布線指南:提高 PCB 布線速度

深圳(耀創)電子科技有限公司 ? 2022-12-05 11:06 ? 次閱讀

本文要點


PCB 差分對的基礎知識。

差分對布線指南,實現更好的布線設計。

高效利用 PCB 設計工具。

“眾人拾柴火焰高” ——資源整合通常會帶來更好的結果。畢竟 “三個臭皮匠,頂個諸葛亮”,在電子領域也是如此:較之單一的走線,差分對布線更受青睞。

不過,差分對布線可能沒那么容易,因為它們必須遵循特定的規則,這樣才能確保信號的性能。這些規則決定了一些細節,如差分對的走線寬度和間距,以及許多其他方面,如導線如何在電路板上一起布線。如果使用了大量的差分對,即使設計師已經為每個信號布設了兩條單獨的走線,也會對電路板其他部分的布線產生很大的影響。本文將詳細介紹差分對的布線和一些需要注意的潛在問題。

1

PCB 差分對的基礎知識

在開始了解差分對布線的潛在困難和解決方案之前,先回顧一下基礎知識。有過 PCB layout 經驗的人一定熟悉單端信號。單端信號是指在一條走線上傳輸信號,然后使用一個共同的參考平面作為信號的返回路徑。當我們在電路板上布線時,接地平面是信號的返回路徑,這就是單端信號。大多數 PCB 網絡都是這樣布線的。

然而,這種布線方式有一個問題:隨著傳輸線速度提高,單端信號可能會受到一些問題的影響,包括串擾噪音和電磁干擾 (EMI)。此時,差分信號就派上了用場。

差分信號使用兩個互補的信號來傳輸一個數據信號,但第二個信號與第一個信號的相位相反。信號接收器使用反相和同相信號之間的差異來破譯信息。使用差分對布線傳輸信號有一些重要的好處,首先是能減少噪音和 EMI:

傳入的干擾將被均等地添加到反相和同相的信號中。由于接收器是對兩個信號之間的差異作出反應,無論是否受到影響,影響都是最小的。與影響單端信號的干擾相比,這樣的性能要好得多。

差分對的電磁場大小相等,但極性相反,因此來自兩條走線的干擾通常可以相互抵消。

印刷電路板上的差分對布線

與單端信號相比,差分對還有一個優勢,那就是它們可以在較低的電壓下工作。單條走線必須在較高的電壓下工作,以確保其信噪比 (SNR) 足以抵御任何傳入的噪聲。差分對對噪聲的抗干擾能力更強,因此需要的電壓更低,這提供了一些額外的好處:

所需的電壓更低意味著功耗也更低。

信號的電壓轉換將更小,有助于確保電路板的電源完整性。

在較低的信號電壓下可以使用較高的工作頻率。

電壓越低,輻射的 EMI 就越少

如上所述,在電路板上使用差分信號有諸多好處,但也要付出一些代價。

2

PCB layout 中與差分對相關的問題

如上文所述,使用差分對布線有諸多好處,但也有一些缺點。第一個也是最明顯的問題是,必須為每個信號布設兩條走線。這不僅使電路板上的布線量增加了一倍,而且由于差分對有額外的規則,還會占用更多的空間。我們來看看設計師在進行差分對布線時不得不面對的一些難題。

1

差分對中兩條走線的長度必須相等

差分對的一大優勢是,通過兩個極性相反的均等信號來代表信號,可以消除噪聲和 EMI。但如果線路的長度不相等,這種平衡就會遭到破壞,并可能反過來產生共模噪聲和嚴重的 EMI 問題。如果線路的長度不一致,信號的上升和下降時間越長,問題就會越嚴重。

2

差分對走線的寬度和間距必須始終保持一致

走線靠得越近,差分對之間的耦合性就越好。然而,當走線的間距發生變化時,差分阻抗也會發生變化,從而導致阻抗不匹配以及額外的潛在噪聲和 EMI。

為了避免這種情況,差分對必須一起布線,并且寬度要相同,當在電路板上的障礙物(如過孔或較小的器件)周圍進行布線時,這可能是個難題。

fd350b3e-7308-11ed-b116-dac502259ad0.jpg

示例:不在障礙物周圍進行差分對布線

為了讓差分對布線發揮最佳性能,要遵循一些基本規則,接下來將一一討論。

3

差分對布線指南

為了在電路板上獲得最佳的信號性能和完整性,以下是 PCB 設計師需要注意的一些差分對布線規則:

差分對需要一起布線

1

對于布線團隊來說,差分對的兩條走線需要清楚地標記為差分對,以便在信號的整個長度上一起布線。

如果可能的話,盡量避免使用過孔。如果必須要使用,應該對稱擺放一對過孔。盡量使過孔靠得很近,它們相對于布線焊盤的位置應該是均等的。

最好使用內層布線,以盡量減少串擾,但這意味著使用過孔過渡到各層。

確保差分對與其他走線彼此分離。通常,間隔距離應為正常走線寬度間距的三倍。

如果可能的話,考慮在相鄰的信號層上進行側面差分對布線。這將帶來更高的布線密度和更好的串擾控制。

兩條走線之間的布線保持對稱

2

成功的差分對布線應該使兩條線路之間形成鏡像。要做到這一點,在布線時要考慮:

規劃布線方式,避免障礙物,如過孔或無源器件,以保持差分對的對稱性(如上圖所示)。

規劃焊盤入口和出口的布線,使走線之間盡可能形成鏡像。

在走線的整個長度上使用相同的走線寬度。

差分對走線之間的間距保持一致。

差分對走線的長度保持一致

3

如前所述,差分對走線的長度必須是相同的。為此,可以在較短的那條線路上添加蛇形走線,使兩者長度相等。雖然這將稍微改變線路的對稱性,但長度相等更加重要。如果長度不均等是由于焊盤位置不對稱,可試著在線路的這個區域添加蛇形走線。

雖然在進行差分對布線時需要關注很多問題,但 PCB 設計 CAD 工具通常有很多功能,可以幫助我們配置差分對布線的方式。

fd637424-7308-11ed-b116-dac502259ad0.jpg

Cadence Allegro PCB Designer 約束管理器中的差分對布線規則

4

使用PCB CAD 工具進行差分對布線

曾幾何時,PCB layout 設計師只能手動進行差分對布線。他們需要花費大量精力來確保線路保持對稱,而在布線之后再修改走線堪稱一場噩夢。現在, Cadence Allegro PCB Designer 這樣的工具提供了自動的差分對布線功能,在布線時可以輕松確保差分對之間保持適當的寬度和間距。此外,還可以添加規則和約束,以管理差分對的各個方面。

在上圖中可以看到,Cadence 的 PCB layout 工具中使用 Constraint Manager 來管理包括差分對在內的不同設計規則。其中包括走線的寬度和間距,允許走線蜿蜒的長度,以及布線圖,包括焊盤的入口和出口。借助這一工具,我們可以為差分對輸入所有相關的規則,確保它們符合具體的電路需求。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4349

    文章

    23403

    瀏覽量

    406416
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    Allegro Skill布線功能-添加分過孔禁布區

    在高速PCB設計中,分過孔之間設置禁止布線區域具有重要意義。首先它能有效減少其他信號線對分信號的串擾,保持
    發表于 05-28 15:19 ?69次閱讀
    Allegro Skill<b class='flag-5'>布線</b>功能-添加<b class='flag-5'>差</b>分過孔禁布區

    Allegro Skill布線功能之切線、切銅、連接布線介紹

    FanySkill的“切線/截銅”功能為PCB設計提供了高效的線路調整方案,可截斷走線或鋪銅和恢復走線連接。當需要微調已完成布線的器件位置時,傳統方法直接移動會導致布線混亂,而使用該功
    的頭像 發表于 05-26 11:45 ?305次閱讀
    Allegro Skill<b class='flag-5'>布線</b>功能之切線、切銅、連接<b class='flag-5'>布線</b>介紹

    高層數層疊結構PCB布線策略

    高層數 PCB布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號,從低速數字接口到具有不同信號完整性要求的多個高速數字接口。從布線規劃和為各接口分配
    的頭像 發表于 05-07 14:50 ?422次閱讀
    高層數層疊結構<b class='flag-5'>PCB</b>的<b class='flag-5'>布線</b>策略

    高速PCB板的電源布線設計

    隨著集成電路工藝和集成度的不斷提高,集成電路的工作電壓越來越低,速度越來越快。進入新的時代后,這對于PCB板的設計提出了更高的要求。本文正是基于這種背景下,對高速PCB設計中最重要的環
    發表于 04-29 17:31

    解決噪聲問題試試從PCB布局布線入手

    ,導致產品延期和開發成本增加。 本文將提供有關印刷電路板(PCB)布局布線指南,以幫助設計師避免此類噪聲問題。作為例子的開關調節器布局采用雙通道同步開關控制器 ADP1850,第一步是確定調節器的電流
    發表于 04-22 09:46

    104條關于PCB布局布線的小技巧

    在電子產品設計中,PCB布局布線是重要的一步,PCB布局布線的好壞將直接影響電路的性能。 現在,雖然有很多軟件可以實現PCB自動布局
    的頭像 發表于 01-07 09:21 ?931次閱讀
    104條關于<b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>的小技巧

    pcie布線對信號傳輸的影響

    完整性是指信號在傳輸過程中保持其完整性的能力。在PCIe布線中,信號完整性受到以下幾個因素的影響: 1.1 傳輸線特性 PCIe布線通常使用分對來傳輸信號,以減少噪聲和
    的頭像 發表于 11-13 10:38 ?1147次閱讀

    了解TI基于PCB布線規則的DDR時序規范

    電子發燒友網站提供《了解TI基于PCB布線規則的DDR時序規范.pdf》資料免費下載
    發表于 10-15 11:47 ?3次下載
    了解TI基于<b class='flag-5'>PCB</b><b class='flag-5'>布線</b>規則的DDR時序規范

    在DSP上實現DDR2 PCB布局布線

    電子發燒友網站提供《在DSP上實現DDR2 PCB布局布線.pdf》資料免費下載
    發表于 10-15 09:16 ?3次下載
    在DSP上實現DDR2 <b class='flag-5'>PCB</b>布局<b class='flag-5'>布線</b>

    請問分運放兩級之間怎么連接,供電是否分別濾波供電,PCB布線應該注意什么?

    接收信號很微弱,淹沒在噪聲中,用全分兩路運算放大器ths4522做放大60倍低通濾波, 問:分運放兩級之間怎么連接,供電是否分別濾波供電,PCB布線應該注意什么?最后用什么軟件可
    發表于 09-20 07:35

    AM62 PCB設計逃逸布線應用說明

    電子發燒友網站提供《AM62 PCB設計逃逸布線應用說明.pdf》資料免費下載
    發表于 09-13 09:58 ?0次下載
    AM62 <b class='flag-5'>PCB</b>設計逃逸<b class='flag-5'>布線</b>應用說明

    AM62x(AMC)PCB設計逃逸布線應用說明

    電子發燒友網站提供《AM62x(AMC)PCB設計逃逸布線應用說明.pdf》資料免費下載
    發表于 09-10 09:57 ?0次下載
    AM62x(AMC)<b class='flag-5'>PCB</b>設計逃逸<b class='flag-5'>布線</b>應用說明

    AM62Px PCB設計迂回布線

    電子發燒友網站提供《AM62Px PCB設計迂回布線.pdf》資料免費下載
    發表于 08-29 10:08 ?0次下載
    AM62Px <b class='flag-5'>PCB</b>設計迂回<b class='flag-5'>布線</b>

    AM62x SiP PCB設計迂回布線

    電子發燒友網站提供《AM62x SiP PCB設計迂回布線.pdf》資料免費下載
    發表于 08-29 09:46 ?0次下載
    AM62x SiP <b class='flag-5'>PCB</b>設計迂回<b class='flag-5'>布線</b>

    高速pcb布線規則有哪些

    高速pcb布線規則有哪些 高速PCB布線規則 摘要:隨著電子技術的快速發展,高速PCB設計變得越
    的頭像 發表于 06-10 17:33 ?1349次閱讀