隨著集成電路技術(shù)的發(fā)展，高速信號(hào)的設(shè)計(jì)技術(shù)指標(biāo)不斷更新，系統(tǒng)中的數(shù)據(jù)傳輸速率已經(jīng)提高到數(shù)十 Gbit/s 乃至數(shù)百 Gbit/s，這就給測(cè)試系統(tǒng)、測(cè)試硬件設(shè)計(jì)、測(cè)試信號(hào)傳輸質(zhì)量等帶來(lái)了新的挑戰(zhàn)和更高的難度。我國(guó)采用的通用方案是通過(guò)誤碼率測(cè)試分析對(duì)高速接口電路性能進(jìn)行評(píng)價(jià)，但這種方法測(cè)試效率低，且無(wú)法系統(tǒng)、全面地評(píng)價(jià)高速接口的電平和時(shí)序特性，以及可靠性等。高效、系統(tǒng)性的測(cè)試評(píng)價(jià)方案是應(yīng)用自動(dòng)測(cè)試裝備 (ATE)，結(jié)合高端 ATE 的高質(zhì)量資源、砂件設(shè)計(jì)技水及測(cè)試算法開(kāi)發(fā)，不儀可以保證高速信號(hào)測(cè)試位輸?shù)馁|(zhì)量，還可以實(shí)現(xiàn)對(duì)高速信號(hào)芯片智能化，自動(dòng)化的全面性測(cè)試評(píng)估。圖所示的是高速信號(hào)從ATE輸出端到被測(cè)芯片引腳的變化。

通常，測(cè)試中評(píng)價(jià)高速信號(hào)的參數(shù)包括誤碼率（BER）、眼圖（EveDiagram）、電壓擺幅（Voltage Swing）、共模電壓 (Gommon Mode Voltage)、輸出偏斜 （Output Skew)、抖動(dòng)（Jitter） 等。評(píng)價(jià)高速串行數(shù)據(jù)傳輸端口特性的主要參數(shù)如下所述。

(1） 高速端口電壓特性參數(shù)：主要包括共模輸人電壓范圍、差模輸人電壓范圍．預(yù)加重電壓和去加重電壓的幅度、共模輸出電壓、端口漏電。

（2）高速端口時(shí)間特性參數(shù)：主要包括高速信號(hào)的頻率范圍、輸出信號(hào)的上升/下降時(shí)間、發(fā)送/接收時(shí)延。

(3）傳輸可靠性特性參數(shù)：主要包括本地時(shí)鐘抖動(dòng)容限、高速串行信號(hào)輸人抖動(dòng)容限和高速串行信號(hào)輸出抖動(dòng)幅度。

進(jìn)行高速信號(hào)測(cè)試時(shí)，為解決低電壓差分信號(hào) (Low Voltage DifferentialSignals， LVDS)的測(cè)試難點(diǎn)，可以將自動(dòng)測(cè)試系統(tǒng)的兩個(gè)差分通道 (DifferentialChannel)與待測(cè)芯片的發(fā)射端或接收端相連，并在待測(cè)芯片附近設(shè)計(jì) 100Ω的電阻作為終端。圖所示的是典型 LVDS 發(fā)射芯片測(cè)試方案。

日前，主流高速信號(hào)集成電路測(cè)試系統(tǒng)驅(qū)動(dòng)電平的精度可達(dá) 10mV，比較器的最小過(guò)驅(qū)動(dòng)（Overdrive） 電平為 50mV，可以滿足 LVDS 高速小信號(hào)測(cè)試的要求。但末來(lái)下一代超高速信號(hào)將會(huì)給測(cè)試帶來(lái)更多的挑戰(zhàn)，需要從新波形和系統(tǒng)設(shè)計(jì)仿真、頻譜和信號(hào)分析、光通信和高速測(cè)試等方向研發(fā)更加靈活、可靠的測(cè)試方案，以期獲得準(zhǔn)確、穩(wěn)定的測(cè)試結(jié)果。

審核編輯：湯梓紅