柵極驅動器是一個用于放大來自微控制器或其他來源的低電壓或低電流的緩沖電柵極驅動器的原理及應用分析用中，微控制器輸出通常不適合用于驅動功率較大的晶體管。

GBT/功率MOSFET的結構使得柵極形成一個非線性電容。給柵極電容充電會使功率器件導通，并允許電流在其漏極和源極引腳之間流動，而放電則會使器件關斷，漏極和源極引腳上就可以阻斷大電壓。

當柵極電容充電且器件剛好可以導通時的最小電壓就是閾值電壓(VTH)。為將IGBT/功率MOSFET用作開關，應在柵極和源極/發射極引腳之間施加一個充分大于VTH 的電壓。

考慮一個具有微控制器的數字邏輯系統，其I/O引腳之一上可以輸出一個0 V至5 V的PWM信號。這種PWM將不足以使電源系統中使用的功率器件完全導通，因為其過驅電壓一般超過標準CMOS/TTL邏輯電壓。

過去，使用雙極結型晶體管(BJT)圖騰柱驅動低側配置中的電源開關。但是，由于柵極驅動器IC的諸多優勢及其附加特性，它日益取代了這些分立式解決方案。典型BJT圖騰柱配置與典型柵極驅動器IC。

分立式電路的一個顯著缺點是它不提供保護，而柵極驅動器IC集成了對于確保可預測和穩定的柵極驅動非常重要的功能。相比之下，BJT圖騰柱允許MOSFET產生壓降，但漏極電流會顯著上升。電流上升會導致功耗過大，并可能損壞MOSFET。

上海數明HVIC柵極驅動器SLM2304S用于驅動最高600V的N溝道MOSFET或IGBT，兼容IR2304(S)系列，廣泛應用于BLDC，大功率DC-DC電源，家電，步進驅動器，逆變器等領域。

VS腳?產負壓的原因和對策

VS腳生產負壓的原因

自舉式電源是一種應用廣泛，給高邊柵極驅動電路供電的方法，用來驅動高邊N溝道的MOS 或者IGBT。自舉式電源技術具有結構簡單，成本低的優點，但也存在缺點，其一是占空比無 法做到100%，受到自舉電容刷新電荷所需時間，VBS欠壓保護閾值的限制，其二是會導致 開關器件的源極看到負壓，可能導致HVIC的輸出錯誤。

自舉式驅動電路最大的難點在于：當開關器件關斷時，其源極 的負電壓會使負載電流突然流過續流二極管，如圖 1所示。該負電壓會給柵極驅動電路的輸出端造成麻煩，因為它直接影響驅動電路或 PWM 控制集成電路的源極 VS 引腳，可能會明顯地將某些內部電壓下拉到地以下，如圖 2所示。另外一個問題是，自舉電容 CBOOT，通過自舉二極管 DBOOT， 被電源 VDD 瞬間充電。由于 VDD 電源以地作為基準，自舉電容產生的最大電壓等于VDD 加上源極上的負電壓振幅，可能會使自舉 電容處于過壓狀態，會有打壞電容甚至導致芯片VB/HO被打壞，短路到VS的風險。所以設計中應盡量減小VS的負壓。

圖1 半橋應用電路

圖 2 關斷期間的 VS 波形

圖 3 DC-DC 電源

圖 4 關斷期間的波形

如圖 3 所示，低邊續流二極管的前向偏置是已知的將 VS 下拉到 COM(地) 以下的原因之一；圖 4 描述了高邊 N 溝道 MOSFET 關斷期間的電壓波形。主要問題出現在整流器換向期間，僅僅在續流二極管開始箝壓之前。在這種情況下，電感 LS1 和 LS2 會將 VS 電壓壓低到 COM 以下，該負電壓的振幅是:

VS?COM=?(VRBOOT +VFDBOOT)?(LS1+LS2)di/dt

（1）

從等式（1）可以看到，該負電壓的放大倍數正比于寄生電感和開關器件的關斷 速度， di/dt ;它由柵極驅動電阻， RGATE 和開關器件的輸入電容，Ciss 決定。Ciss 是 Cgs 與Cgd 的和，稱為米勒電容。

如何降低 VS 負壓？

? layout 上減小寄生電感 LS1/LS2

? 降低開關器件的開關速度

? 在開關節點串一個小電阻，如下圖中的 RVS 電阻（幾歐姆以內），接自舉電容后再到，和自舉電容形成 RC 濾波，可以限制 VS 腳的下沖電壓。不過需要注意這個電阻串在開關器件開啟和關閉的路徑上，計算門級電阻時需要考慮此阻值

? 如在 VS 串電阻后仍不足以限制 VS 負壓，則可以在靠近 SLM2304S 芯片的 COM 和 VS腳之間并聯一個快恢復二極管，朝向 VS，來鉗位 VS 的負壓

圖 5 閉鎖情況下的波輸入輸出形

如果 VS 下沖超過規格書中標稱的規格，則柵極驅動 IC 將損壞，或者高邊輸出暫時無法對輸入轉換做出響應，如圖 5 和圖 6 所示。建議設計中留一定余量，保證系統的可靠性。圖 5 顯示閉鎖情況，即高邊輸出無法通過輸入信號改變。這種情況下，半橋拓撲的外部、主電源、高邊和低邊開 關中發生短路。圖 6 顯示遺漏情況，即高邊輸出無法對輸入轉換做出響應。這種情況下，高邊柵極驅動器的電平轉換器將缺少工作電壓余量。需要注 意的是，大多數事實證明高邊通常不需要在一個開關動作之后立即改變狀態。

圖 6 信號丟失情況下的波形

自舉電路的設計

選擇自舉電容值

自舉電容 (CBOOT) 每次都被充電，此時，低邊驅動器導通，輸出電壓略低于柵極驅動器的電源電壓 (VDD)。自舉電容僅當高邊開關導通的時候放電。自舉電容給高邊電路提供電源(VBS)，首先要考慮的參數是高邊開關處于導通 時，自舉電容的最大電壓降。允許的最大電壓降 (VBOOT) 取決于要保持的最小柵極驅動電壓 ( 對于高邊開關 )。如 果 VGSMIN 是最小的柵 - 源極電壓，電容的電壓降必須是：

ΔVBOOT = VDD ? VF ? VGSMIN

（2）

其中:

VDD= 柵極驅動器的電源電壓

VF=自舉二極管正向電壓降計算自舉電容為：

CBOOT=QTOTAL/ΔVBOOT

（3）

其中 QTOTAL 是電容器的電荷總量。自舉電容的電荷總量通過等式 4 計算：

QTOTAL=QGATE+（ILKCAP+ILKGS+IQBS+ILK+ILKDIODE）*tON+QLS

（4）

其中:

QGATE = 柵極電荷的總量

ILKGS = 開關柵 - 源級漏電流

ILKCAP = 自舉電容的漏電流

IQBS =自舉電路的靜態電流

ILK = 自舉電路的漏電流

QLS= 內部電平轉換器所需要的電荷，對于所有的高壓 柵極驅動電路

tON = 高邊導通時間

ILKDIODED = 自舉二極管的漏電流

另外一般的，可以根據經驗公式粗略估算自舉電容值：

CBOOT>10*Ciss

選擇自舉電阻值

自舉電阻起到限制自舉電容充電電流的作用，可防止電容過充，特別在一些 VS 負壓較大的情況下，能降低 VS-VB 以及電容過壓的風險。該電阻典型值 5～10ohm，會增加 VBS 時間常數。當計算最大允許的電壓降 (VBOOT) 時，必須考慮該自舉電阻引入的電壓降。如果該電壓降太大或電路不能提 供足夠的充電時間，我們可以使用一個快速恢復或超快恢復二極管。

自舉二極管的選擇

在高邊器件開通時，自舉二極管必須能夠阻止高壓，并且應是快恢復或超快恢復二極管，以 減小從自舉電容向電源VCC的回饋電荷。如果電容需要長期貯存電荷時，高溫反向漏電流指 標也很重要。一般建議自舉二極管的反向耐壓值和所選MOS/IGBT的電壓規格一致， trr<100ns.

VDD供電

VDD電壓一般在12～15V左右，輸入電容要靠近芯片VDD和COM腳。一般輸入電容配置為一 個電解（10～100uF）+100nF瓷片電容，電解電容提供能量，100nF瓷片濾波，吸收可能的 電壓尖峰。

邏輯輸入

一般的，邏輯輸入腳可以直接連接前級控制器的輸出。但如空間允許，或應用環境干擾大且邏輯輸入高電平比較低（如3.3V），還是建議在邏輯輸入前加RC濾波，電阻串在控制器輸出和邏輯輸入之間，邏輯輸入腳對地并一個電容，如100R，100pF。

另外，需要注意一些MCU或者軟件中，如果輸入控制器只輸出高電平以及高阻態，低電平需 要靠HIN/LIN內部的下拉電阻來實現，則建議在HIN/LIN預留一個下拉電阻的位置。因SLM2304S HIN/LIN內部下拉電阻為500K歐姆左右，在一些噪聲干擾比較大的應用中，可能出現HIN/LIN被誤觸發高電平的情況，此時外部加一個10K以內的下拉電阻即可解決。

門級電阻值的選取

門級電阻在柵極驅動路徑上會影響真實的驅動電流，開關損耗以及上升/下降沿，合適的阻值可以有效限制降低噪聲和振鈴，避免EMI問題。理論上，驅動輸出可以直接和開關器件的gate直接連接，但如果沒有選取一個合適的門級電阻值，由于layout和和器件本身的寄生電 感，電容，高速的dv/dt，di/dt，體二極管的反向恢復時間等因素，會導致驅動電路面臨EMI， 以及高度dv/dt導致的共通等問題。

圖7

圖8

圖7，圖8兩圖分別為驅動電路元件示意圖以及等效電路圖，門級電阻值RGATE可以通過如下 步驟計算：

LS=1/[CISS*(2pifR)2]

(6)

RG=XL/Q=w*LS/Q=1/(CISS*2*pi*fR*Q)

(7)

LS是柵極驅動線路上的寄生電感Ciss=CGS+CGD，規格書可查fR 是 RGATE=0 時 實 測 出 來 的 VS 振 鈴 頻 率 ， 如 下 示 意 圖 9，fR 測 得 為 3.75MHz RG=RGATE+ROH or LO+RG,I,ROH or LO是HVIC輸出級上拉/下拉電阻值，規格書可以查， RG,I是開關器件內寄生的柵極網狀電阻，一般在～1歐姆左右，較小可忽略，部分規格書中沒有提到此參數Q是諧振電路中的Q值，一般取值0.5～1之間，Q越小，RGATE越大，柵極電壓上升/下降越 慢根據等式7，即可算出理論上的RGATE，但一般實際情況中，還需要在開關速度，開關器件 溫度，dv/dt，EMI等因素上折中，再確定合適的門級電阻值。

圖9 RGATE=0R

快關電路

如下圖，如希望快速關斷來提升效率，或擔心關斷太慢導致共通，則可以在輸出門級電阻并 一個開關二極管+一個電阻的路徑，來提高關斷速度，此時關斷速度由二極管的反向恢復 時間決定，還可通過Rg（off）來調整關斷速度。

Rgs和Cgs的作?

Rgs一般選10K阻值，用作電荷泄放路徑，防止未工作時開關器件GS之間電荷累計導致VGS過壓，打壞器件。Cgs一般可作預留，非必要器件，主要用來降低Cgd/Cgs比例，防止開關過程中的米勒效應 導致gate被Cgd耦合起來，半橋開關器件共通，鉗住gate電壓。該電容若需要的話，典型值 一般在1～2.2nF，注意如果太大會導致開關器件開啟慢，開關損耗大，器件溫度變高。

PCB 布局?線建議

考慮所有功率開關的配合放置，減少驅動輸出線路以及開關器件電流路徑，走線長度CVDD/CBOOT 去耦電容和柵極電阻的布局和布線，應盡可能靠近驅動芯片管腳避免互連鏈路。它會顯著增加電 降低封裝體距離 PCB 板的高度，以減少引腳電感效應自舉二極管應盡可能靠近自舉。

SLM2304S有兩路輸入，HIN和LIN，分別控制高邊輸出HO以及低邊輸出LO。HIN和HO同相 位，LIN和LO同相位。為防止輸入控制出錯，例如輸入同為高，輸出也同為高，從而導致MOS/IGBT共通的情況，SLM2304S采用了互鎖設計，即當兩路輸入均為高時，輸出均為低， 確保輸出端的安全。當然，如果客戶的應用就是需要輸出HO和LO同為高的情況，我們推薦 去掉了互鎖功能的SLM2106B來滿足這類特殊的應用。