女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

AXI協(xié)議的幾個關(guān)鍵特性

快樂的芯片工程師 ? 來源:快樂的芯片工程師 ? 2023-05-06 09:49 ? 次閱讀

AXI 協(xié)議有幾個關(guān)鍵特性,旨在改善數(shù)據(jù)傳輸和事務(wù)的帶寬和延遲,您可以在此處看到:

Independent read and write channels:

AXI 支持兩組不同的通道,一組用于寫操作,一組用于讀操作。擁有兩組獨立的通道有助于提高接口的帶寬性能。這是因為讀寫操作可以同時發(fā)生。

Multiple outstanding addresses:

AXI 允許多個未完成的地址。這意味著 manager 可以發(fā)布transaction而無需等待較早的transaction完成。這可以提高系統(tǒng)性能,因為它支持事務(wù)的并行處理。

No strict timing relationship between address and data operations:

使用 AXI,地址和數(shù)據(jù)操作之間沒有嚴(yán)格的時序關(guān)系。這意味著,例如,manager 可以在寫地址通道上發(fā)布寫地址,但是對于 manager 何時必須提供相應(yīng)的數(shù)據(jù)以在寫數(shù)據(jù)通道上進行寫入沒有時間要求。

Support for unaligned data transfers

對于由寬度超過一個字節(jié)的數(shù)據(jù)傳輸組成的任何突發(fā),訪問的第一個字節(jié)可能與自然地址邊界不對齊。例如,從字節(jié)地址 0x1002 開始的 32 位數(shù)據(jù)包未與自然 32 位地址邊界對齊。

Out-of-order transaction completion:

使用 AXI 可以實現(xiàn)無序事務(wù)完成。AXI協(xié)議包含事務(wù)標(biāo)識,不限制不同ID值事務(wù)的完成。這意味著單個物理端口可以通過充當(dāng)多個邏輯端口來支持無序事務(wù),每個邏輯端口按順序處理其事務(wù)。

Burst transactions based on start address:

AXI manager 只發(fā)布第一次傳輸?shù)钠鹗嫉刂贰τ谌魏魏罄m(xù)傳輸,下級將根據(jù)突發(fā)類型計算下一個傳輸?shù)刂贰?/p>






審核編輯:劉清

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • axi協(xié)議
    +關(guān)注

    關(guān)注

    0

    文章

    8

    瀏覽量

    2240

原文標(biāo)題:【AXI--05】Main AXI features

文章出處:【微信號:快樂的芯片工程師,微信公眾號:快樂的芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    AXI總線協(xié)議的幾種時序介紹

    由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊講解時序比較分散。所以筆者收藏AXI協(xié)議的幾種時序,方便編程。
    發(fā)表于 08-02 12:42 ?8700次閱讀

    ARM系列 -- AXI協(xié)議資料匯總(二)

    。簡單了解一下。在AXI3中,AxCACHE信號的含義如下圖:2、AXI協(xié)議傳輸標(biāo)識的概念今天先來看一下傳輸標(biāo)識(transaction identifier)的概念,主要是ID信號。開始之前先講
    發(fā)表于 04-08 09:49

    AXI接口協(xié)議詳解

    AXI 總線上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有三種AXI接口,當(dāng)然用的都是AXI
    發(fā)表于 04-08 10:45

    AXI接口協(xié)議詳解

    1、AXI接口協(xié)議詳解  AXI 總線  上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有
    發(fā)表于 10-14 15:31

    AMBA AXI協(xié)議指南

    AXI協(xié)議支持高性能、高頻的系統(tǒng)設(shè)計,用于 管理器和下屬組件。 AXI協(xié)議的特點是: ?適用于高帶寬和低延遲設(shè)計。 ?在不使用復(fù)雜橋梁的情況下提供高頻操作。 ?該
    發(fā)表于 08-02 09:44

    AXI總線協(xié)議的幾種時序介紹

    由于ZYNQ架構(gòu)和常用接口IP核經(jīng)常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊講解時序比較分散。所以筆者收藏AXI協(xié)議的幾種時序,方便編程。
    發(fā)表于 05-12 09:10 ?1.1w次閱讀
    <b class='flag-5'>AXI</b>總線<b class='flag-5'>協(xié)議</b>的幾種時序介紹

    AXI4接口協(xié)議的基礎(chǔ)知識

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4接口是該接口的變形。總體而言,
    的頭像 發(fā)表于 09-23 11:20 ?6429次閱讀
    <b class='flag-5'>AXI</b>4接口<b class='flag-5'>協(xié)議</b>的基礎(chǔ)知識

    AXI總線協(xié)議總結(jié)

    在介紹AXI之前,先簡單說一下總線、接口以及協(xié)議的含義。總線、接口和協(xié)議,這三個詞常常被聯(lián)系在一起,但是我們心里要明白他們的區(qū)別。
    發(fā)表于 02-04 06:00 ?10次下載
    <b class='flag-5'>AXI</b>總線<b class='flag-5'>協(xié)議</b>總結(jié)

    AMBA 3.0 AXI總線接口協(xié)議的研究與應(yīng)用

    本文介紹了AMBA 3.0 AXI的結(jié)構(gòu)和特點,分析了新的AMBA 3.0 AXI協(xié)議相對于AMBA 2. 0的優(yōu)點。它將革新未來高性能SOC總線互連技術(shù),其特點使它更加適合未來的高性能、低延遲
    發(fā)表于 04-12 15:47 ?28次下載

    關(guān)于AXI4-Stream協(xié)議總結(jié)分享

    XI4-Stream跟AXI4的區(qū)別就是AXI4-Stream去除了地址線,這樣就不涉及讀寫數(shù)據(jù)的概念了,只有簡單的發(fā)送與接收說法,減少了延時。由于AXI4-Stream協(xié)議(amba
    的頭像 發(fā)表于 06-23 10:08 ?2587次閱讀

    使用AXI VIP的幾個關(guān)鍵步驟及常見功能

    AXI總線在FPGA設(shè)計中使用越來越頻繁,但初學(xué)的同學(xué)經(jīng)常會因為對協(xié)議的理解不夠深入,寫出來的代碼經(jīng)常會出現(xiàn)死鎖等問題,對FPGA設(shè)計與調(diào)試帶來很多不必要的麻煩。為了解決這個問題,我們可以
    的頭像 發(fā)表于 10-08 16:07 ?6141次閱讀

    AXI總線協(xié)議簡介

      AXI (高性能擴展總線接口,Advanced eXtensible Interface)是ARM AMBA 單片機總線系列中的一個協(xié)議,是計劃用于高性能、高主頻的系統(tǒng)設(shè)計的。AXI協(xié)議
    發(fā)表于 10-10 09:22 ?1.1w次閱讀

    深入剖析AXI協(xié)議與架構(gòu)(下)

    之前文章為大家介紹了AXI協(xié)議與架構(gòu),本篇我們接著往下講AXI的讀寫傳輸 內(nèi)容概括
    的頭像 發(fā)表于 05-04 14:41 ?2296次閱讀
    深入剖析<b class='flag-5'>AXI</b>的<b class='flag-5'>協(xié)議</b>與架構(gòu)(下)

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

    上文FPGA IP之AXI4協(xié)議1_協(xié)議構(gòu)架對協(xié)議框架進行了說明,本文對AXI4接口的信號進行說明。
    的頭像 發(fā)表于 05-24 15:05 ?1948次閱讀
    FPGA <b class='flag-5'>AXI</b>4<b class='flag-5'>協(xié)議</b>學(xué)習(xí)筆記(二)

    快速了解最新的AMBA AXI5協(xié)議功能

    Arm? AMBA? 5 AXI 協(xié)議規(guī)范支持高性能、高頻系統(tǒng)設(shè)計,用于管理器和從屬組件之間的通信。AMBA AXI5 協(xié)議擴展了前幾代規(guī)范,并增加了
    的頭像 發(fā)表于 05-25 16:01 ?3336次閱讀