AXI 協(xié)議有幾個關(guān)鍵特性,旨在改善數(shù)據(jù)傳輸和事務(wù)的帶寬和延遲,您可以在此處看到:
Independent read and write channels:
AXI 支持兩組不同的通道,一組用于寫操作,一組用于讀操作。擁有兩組獨立的通道有助于提高接口的帶寬性能。這是因為讀寫操作可以同時發(fā)生。
Multiple outstanding addresses:
AXI 允許多個未完成的地址。這意味著 manager 可以發(fā)布transaction而無需等待較早的transaction完成。這可以提高系統(tǒng)性能,因為它支持事務(wù)的并行處理。
No strict timing relationship between address and data operations:
使用 AXI,地址和數(shù)據(jù)操作之間沒有嚴(yán)格的時序關(guān)系。這意味著,例如,manager 可以在寫地址通道上發(fā)布寫地址,但是對于 manager 何時必須提供相應(yīng)的數(shù)據(jù)以在寫數(shù)據(jù)通道上進行寫入沒有時間要求。
Support for unaligned data transfers:
對于由寬度超過一個字節(jié)的數(shù)據(jù)傳輸組成的任何突發(fā),訪問的第一個字節(jié)可能與自然地址邊界不對齊。例如,從字節(jié)地址 0x1002 開始的 32 位數(shù)據(jù)包未與自然 32 位地址邊界對齊。
Out-of-order transaction completion:
使用 AXI 可以實現(xiàn)無序事務(wù)完成。AXI協(xié)議包含事務(wù)標(biāo)識,不限制不同ID值事務(wù)的完成。這意味著單個物理端口可以通過充當(dāng)多個邏輯端口來支持無序事務(wù),每個邏輯端口按順序處理其事務(wù)。
Burst transactions based on start address:
AXI manager 只發(fā)布第一次傳輸?shù)钠鹗嫉刂贰τ谌魏魏罄m(xù)傳輸,下級將根據(jù)突發(fā)類型計算下一個傳輸?shù)刂贰?/p>
審核編輯:劉清
-
axi協(xié)議
+關(guān)注
關(guān)注
0文章
8瀏覽量
2240
原文標(biāo)題:【AXI--05】Main AXI features
文章出處:【微信號:快樂的芯片工程師,微信公眾號:快樂的芯片工程師】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。
發(fā)布評論請先 登錄
AXI總線協(xié)議的幾種時序介紹
ARM系列 -- AXI協(xié)議資料匯總(二)
AXI接口協(xié)議詳解
AXI接口協(xié)議詳解
AMBA AXI協(xié)議指南
AXI總線協(xié)議的幾種時序介紹

AXI4接口協(xié)議的基礎(chǔ)知識

AXI總線協(xié)議總結(jié)

AMBA 3.0 AXI總線接口協(xié)議的研究與應(yīng)用
關(guān)于AXI4-Stream協(xié)議總結(jié)分享
使用AXI VIP的幾個關(guān)鍵步驟及常見功能
AXI總線協(xié)議簡介
FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

評論