女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

深入剖析AXI的協(xié)議與架構(上)

jf_78858299 ? 來源:知芯有道 ? 作者:知芯有道 ? 2023-05-04 14:35 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

本篇文章為大家介紹AXI的協(xié)議與架構。

內容概括

這次為大家講述的內容包括:

關于AXI協(xié)議

AXI架構

0****1

AXI協(xié)議

AMBA AXI協(xié)議支持用于主從模塊之間通信的高性能、高頻率系統(tǒng)設計。

AXI****協(xié)議的定位:

?適用于高帶寬、低時延設計

?不需要復雜的橋就可以滿足高頻時鐘的要求

?滿足大多數(shù)模塊的接口需求

?適用于初始延遲較高的存儲器控制

?在總線互聯(lián)架構上提供更大的靈活性

?后向兼容AHB和APB接口

**AXI **協(xié)議的主要特征:

?地址/控制操作與數(shù)據操作分離

?使用byte strobes(字節(jié)選通)信號實現(xiàn)非對齊數(shù)據傳輸

?使用burst傳輸(突發(fā)傳輸)時只需要發(fā)送首地址,便可以發(fā)送一段數(shù)據

?讀數(shù)據和寫數(shù)據通道獨立,從而支持DMA (low-cost Direct Memory Access)

?支持outstanding功能,可以發(fā)送多個地址進行讀寫

02

AXI架構

AXI協(xié)議是基于burst的傳輸,并且定義了以下5個獨立的傳輸通道:讀地址通道、讀數(shù)據通道、寫地址通道、寫數(shù)據通道、寫響應通道。

a

讀架構

地址通道攜帶控制消息,用于描述被傳輸?shù)臄?shù)據屬性;數(shù)據傳輸使用寫通道來實現(xiàn)master到slave的傳輸,slave使用寫響應通道來完成一次寫傳輸;讀通道用來實現(xiàn)數(shù)據從slave到master的傳輸。

相關信號:

讀地址通道信號:

信號名 來源 描述
ARID master 讀地址ID
ARADDR master 讀地址
ARLEN master 突發(fā)長度
ARSIZE master 突發(fā)尺寸(每次突發(fā)傳輸?shù)腷yte數(shù))
ARBURST master 突發(fā)類型(FIXED,INCR,WRAP)
ARCACHE master 存儲類型
ARPROT master 保護類型
ARQOS master QoS標識符
ARREGION master 區(qū)域標識符
ARUSER master 用戶自定義
ARVALID master 讀地址有效(有效時表示ARADDR上地址有效)
ARREADY slave 寫有效信號(有效時表示從機準備好接收讀地址)

讀數(shù)據通道信號:

信號名 來源 描述
RID slave 讀ID標簽
RDATA slave 讀數(shù)據
RRESP slave 讀響應
RLAST slave 有效時表示為突發(fā)傳輸?shù)淖詈笠粋€
RUSER slave 用戶自定義
RVALID slave 讀數(shù)據有效信號
RREADY master 主機就緒信號(有效時表示)

b

寫架構

AXI使用基于VALID/READY的握手機制數(shù)據傳輸協(xié)議,傳輸源端使用VALID表明地址/控制信號、數(shù)據是有效的,目的端使用READY表明自己能夠接受信息。

  • 讀/寫地址通道:讀、寫傳輸每個都有自己的地址通道,對應的地址通道承載著對應傳輸?shù)牡刂房刂菩畔ⅰ?/li>
  • 讀數(shù)據通道:讀數(shù)據通道承載著讀數(shù)據和讀響應信號包括數(shù)據總線(8/16/32/64/128/256/512/1024 bit)和指示讀傳輸完成的讀響應信號。
  • 寫數(shù)據通道:寫數(shù)據通道的數(shù)據信息被認為是緩沖(buffered)了的,master無需等待slave對上次寫傳輸?shù)拇_認即可發(fā)起一次新的寫傳輸。寫通道包括數(shù)據總線(8/16...1024 bit)和字節(jié)線(用于指示8 bit 數(shù)據信號的有效性)。
  • 寫響應通道:slave使用寫響應通道對寫傳輸進行響應。所有的寫傳輸需要寫響應通道的完成信號。

寫地址通道信號:

信號名 來源 描述
AWID master 寫地址ID(用于區(qū)分該地址屬于哪個寫地址組)
AWADDR master 寫地址
AWLEN master 突發(fā)長度
AWSIZE master 突發(fā)尺寸(每次突發(fā)傳輸?shù)淖铋Lbyte數(shù))
AWBURST master 突發(fā)方式(FIXED,INCR,WRAP)
AWCACHE master 存儲類型(標記系統(tǒng)需要的傳輸類型)
AWPROT master 保護模式
AWQOS master QoS標識符
AWREGION master region標識符(當slave有多種邏輯接口時標識使用的邏輯接口)
AWUSER master 用戶自定義信號
AWVALID master 寫地址有效信號(有效時表示AWADDR上地址有效)
AWREADY master 寫從機就緒信號(有效時表示從機準備好接收地址)

寫數(shù)據通道信號:

信號名 來源 描述
WDATA master 寫數(shù)據
WSTRB master 數(shù)據段有效(標記寫數(shù)據中哪幾個8位字段有效)
WLAST master last信號(有效時表示當前為突發(fā)傳輸最后一個數(shù)據)
WUSER master 用戶自定義信號
WVALID master 寫有效信號(有效時表示WDATA上數(shù)據有效)
WREADY slave 寫ready信號(有效時表示從機準備好接收數(shù)據)

寫響應通道信號:

信號名 來源 描述
BID slave 響應ID
BRESP slave 寫響應
BUSER slave 用戶自定義信號
BVALID slave 寫響應信號有效
BREADY master 寫響應ready(主機準備好接受寫響應信號)
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 模塊
    +關注

    關注

    7

    文章

    2788

    瀏覽量

    50370
  • AMBA
    +關注

    關注

    0

    文章

    70

    瀏覽量

    15456
  • AXI
    AXI
    +關注

    關注

    1

    文章

    136

    瀏覽量

    17246
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    AXI總線協(xié)議的幾種時序介紹

    由于ZYNQ架構和常用接口IP核經常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊講解時序比較分散。所以筆者收藏AXI
    發(fā)表于 08-02 12:42 ?8941次閱讀

    深入最經典的電容剖析

    本帖最后由 eehome 于 2013-1-5 10:07 編輯 最深入最經典的電容剖析
    發(fā)表于 08-02 21:52

    深入最經典的電容剖析

    `最深入最經典的電容剖析PCB打樣找華強 http://www.hqpcb.com/3 樣板2天出貨`
    發(fā)表于 10-17 10:50

    AXI接口協(xié)議詳解

    不可能說是撇開總線單講協(xié)議,因為協(xié)議的制定也是要建立在總線構成之上的。雖然說AXI4, AXI4-Lite, AXI4-Stream都是
    發(fā)表于 04-08 10:45

    使用SpinalHDL實現(xiàn)一個支持AXI協(xié)議的互聯(lián)架構

    。互聯(lián)只是結構,可以使用不同的總線協(xié)議,如APB、AXI或CHI,不同協(xié)議的互聯(lián)結構會有所不同。近期看了一些CHI協(xié)議內容,其中舉了幾個互聯(lián)拓撲的例子,如下圖所示。CHI
    發(fā)表于 06-29 16:28

    AXI接口協(xié)議詳解

    1、AXI接口協(xié)議詳解  AXI 總線  上面介紹了AMBA總線中的兩種,下面看下我們的主角—AXI,在ZYNQ中有支持三種AXI總線,擁有
    發(fā)表于 10-14 15:31

    AMBA AXI協(xié)議指南

    。 ?適用于具有高初始訪問延遲的內存控制器。 ?提供了實現(xiàn)互連架構的靈活性。 ?向后兼容AHB和APB接口。 AXI協(xié)議的主要特點是: ?獨立的地址/控制和數(shù)據階段。 ?支持使用字節(jié)選通進行未對齊的數(shù)據傳輸
    發(fā)表于 08-02 09:44

    學習架構-AMBA AXI簡介

    本指南介紹了高級微控制器總線體系結構(AMBA)AXI的主要功能。 該指南解釋了幫助您實現(xiàn)AXI協(xié)議的關鍵概念和細節(jié)。 在本指南中,我們介紹: ?AMBA是什么。 ?為什么AMBA在現(xiàn)代SoC設計中
    發(fā)表于 08-09 07:37

    深入剖析Android消息機制

    深入剖析Android消息機制
    發(fā)表于 01-22 21:11 ?11次下載

    AXI總線協(xié)議的幾種時序介紹

    由于ZYNQ架構和常用接口IP核經常出現(xiàn) AXI協(xié)議,賽靈思的協(xié)議手冊講解時序比較分散。所以筆者收藏AXI
    發(fā)表于 05-12 09:10 ?1.1w次閱讀
    <b class='flag-5'>AXI</b>總線<b class='flag-5'>協(xié)議</b>的幾種時序介紹

    深入AXI4總線一握手機制

    本系列我想深入探尋 AXI4 總線。不過事情總是這樣,不能我說想深入深入。當前我對 AXI總線的理解尚談不
    發(fā)表于 03-17 21:40 ?25次下載
    <b class='flag-5'>深入</b><b class='flag-5'>AXI</b>4總線一握手機制

    AMBA 3.0 AXI總線接口協(xié)議的研究與應用

    本文介紹了AMBA 3.0 AXI的結構和特點,分析了新的AMBA 3.0 AXI協(xié)議相對于AMBA 2. 0的優(yōu)點。它將革新未來高性能SOC總線互連技術,其特點使它更加適合未來的高性能、低延遲
    發(fā)表于 04-12 15:47 ?28次下載

    深入 AXI4總線 (四):RAM 讀取實戰(zhàn)

    本系列我想深入探尋 AXI4 總線。不過事情總是這樣,不能我說想深入深入。當前我對 AXI總線的理解尚談不
    發(fā)表于 02-07 11:36 ?4次下載
    <b class='flag-5'>深入</b> <b class='flag-5'>AXI</b>4總線 (四):RAM 讀取實戰(zhàn)

    AXI總線協(xié)議:AHB、APB、AXI對比分析

    V1.0 ASB、APB是第一代AMBA協(xié)議的一部分。主要應用在低帶寬的外設,如UART、 I2C,它的架構不像AHB總線是多主設備的架構,APB總線的唯一主設備是APB橋(與
    發(fā)表于 04-14 10:54 ?4129次閱讀

    深入剖析AXI協(xié)議架構(下)

    之前文章為大家介紹了AXI協(xié)議架構,本篇我們接著往下講AXI的讀寫傳輸 內容概括
    的頭像 發(fā)表于 05-04 14:41 ?2402次閱讀
    <b class='flag-5'>深入</b><b class='flag-5'>剖析</b><b class='flag-5'>AXI</b>的<b class='flag-5'>協(xié)議</b>與<b class='flag-5'>架構</b>(下)