SOC V1.1 項(xiàng)目即將上線(xiàn)！！！

這是一款基于處芯積律SOC V1.0進(jìn)行升級(jí)的項(xiàng)目，主要面向初級(jí)工程師/學(xué)生的IC實(shí)踐項(xiàng)目。

SOC V1.1包括一個(gè)SOC驗(yàn)證環(huán)境和一套QSPI驗(yàn)證環(huán)境。

SOC驗(yàn)證環(huán)境

以下是SOC V1.1的SOC環(huán)境框圖

相較于SOC V1.0，SOC V1.1有以下亮點(diǎn)：

1. 補(bǔ)全了I2C_DEV 和UART_DEV

在SOC V1.1的項(xiàng)目中，我們集成了I2C的device，UART的device，方便大家測(cè)試I2C和UART的功能。

2. 跑仿真環(huán)境更加簡(jiǎn)潔

相較于SOC V1.0的編譯環(huán)境和仿真環(huán)境放在一起，SOC V1.1 將編譯文件和仿真文件分開(kāi)，并且每個(gè)test 都有自己的仿真目錄。

3.跑仿真指令更加簡(jiǎn)單

編譯：make comp 執(zhí)行: make run_xxx 4.實(shí)現(xiàn)C代碼中字符串打印

麻雀雖小，五臟俱全。作為學(xué)習(xí)型SOC驗(yàn)證項(xiàng)目，處芯積律SOC V1.1是一款性?xún)r(jià)比極高的實(shí)踐項(xiàng)目。

QSPI 驗(yàn)證環(huán)境

1. 更加完善的驗(yàn)證環(huán)境

相較于SOC V1.0 簡(jiǎn)單的QSPI驗(yàn)證環(huán)境，SOC V1.1做了升級(jí)，加入了reference model。

1.0的QSPI環(huán)境

1.1的 QSPI 環(huán)境

2. 更完善的驗(yàn)證計(jì)劃

在SOC V1.0 中，我們未提供 testplan；

在SOC V1.1 中，我們提供了完善的QSPI 驗(yàn)證計(jì)劃。

3. 更多的驗(yàn)證用例

在test 上，我們針對(duì) QSPI開(kāi)發(fā)了14只test，包含了random test 和 direct test。

4. 更全的coverage

同時(shí)，我們?cè)赾overage 上面，將line coverage 收集到 100%。

除了line coverage，本次project 中引入function coverage，我們也將其收集到100%。

5. 提供有問(wèn)題的代碼供大家debug

為了讓大家快速掌握項(xiàng)目，我們提供了兩個(gè)版本的RTL。一份RTL里面有很多bug，另一份RTL是我們驗(yàn)證過(guò)的。大家可以在找bug的過(guò)程中加深環(huán)境、協(xié)議和設(shè)計(jì)的理解。

審核編輯 ：李倩