女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PYNQ經(jīng)典項(xiàng)目分享:可重配置IO

FPGA之家 ? 來源:FPGA之家 ? 2023-04-03 10:46 ? 次閱讀

PYNQ-PRIO是一個(gè)介紹如何利用FPGA部分可重配置特性和PYNQ框架提供的方便的API,對(duì)FPGA分時(shí)復(fù)用,提高FPGA靈活性的項(xiàng)目??芍嘏渲檬侵冈谝粋€(gè)FPGA工程中,劃分了靜態(tài)邏輯部分和動(dòng)態(tài)邏輯部分,靜態(tài)邏輯部分是指在運(yùn)行過程中邏輯不變的部分,動(dòng)態(tài)邏輯部分是指在運(yùn)行過程中可以根據(jù)需要下載特定比特流文件實(shí)現(xiàn)不同邏輯的部分,在工作時(shí),修改某一動(dòng)態(tài)邏輯部分不會(huì)對(duì)靜態(tài)邏輯部分和其他動(dòng)態(tài)邏輯部分造成影響,實(shí)現(xiàn)了FPGA的功能上的分時(shí)復(fù)用。

5fc651bc-d1c4-11ed-bfe3-dac502259ad0.png

上圖為工程項(xiàng)目示意圖。通過軟硬件劃分,在PS端中負(fù)責(zé)Linux通信,PL端例化了6個(gè)PR(Partitial Reconfiguration)塊。每個(gè)塊中有GPIO、uart和IIC等幾種不同的RM(Reconfiguration Module),它們通過各自的partitial bitstream下載。動(dòng)態(tài)邏輯部分和靜態(tài)邏輯部分使用分離器保證它們互不影響,并在動(dòng)態(tài)邏輯部分下載完成后對(duì)下載好的部分進(jìn)行復(fù)位。

此項(xiàng)目中在PYNQ框架下有兩種驅(qū)動(dòng)這些IP的方式:一是直接使用PYNQ提供的API操作overlay里面的IP,二是將這些IP通過DTS(Device Tress Source)注冊(cè)到linux sysfs中,然后調(diào)用linux提供的驅(qū)動(dòng)。

快速開始

運(yùn)行下面這條命令即可快速安裝:

sudo -H pip3 install git+https://github.com/Siudya/PYNQ-PRIO.git

項(xiàng)目演示

1 、 使用pynq API的方法:

打開~/prio/uart.ipynb,前面一段代碼是UART的驅(qū)動(dòng)程序和必要的功能代碼,不是本文重點(diǎn)請(qǐng)讀者自己研讀。

6004e648-d1c4-11ed-bfe3-dac502259ad0.png

接下來就是下載bit文件。首先下載靜態(tài)邏輯bit文件,靜態(tài)bit文件中的PR部分是默認(rèn)的RM。然后下載PR的bit文件。注意,下載一個(gè)PR的bit文件后要立刻例化一個(gè)驅(qū)動(dòng)實(shí)例,這是因?yàn)槊總€(gè)PR的bit文件所對(duì)應(yīng)的hwh文件中其他PR部分都使用默認(rèn)RM,但是下載一個(gè)PR的bit文件并不會(huì)影響其他PR和靜態(tài)邏輯。

602747b0-d1c4-11ed-bfe3-dac502259ad0.png

然后可以測(cè)試一下兩個(gè)UART的狀態(tài),在這里我們并沒有開啟中斷。

604069a2-d1c4-11ed-bfe3-dac502259ad0.png

下一步我們測(cè)試兩個(gè)串口的收發(fā)。用杜邦線將uart1的TX(Arduino的Pin 9)和uart3的RX(Arduino的Pin 34),uart1的RX(Arduino的Pin 8)和uart3的TX(Arduino的Pin 35)連接起來,運(yùn)行這段代碼,可以看到信息被正確地收發(fā)了。

605b12b6-d1c4-11ed-bfe3-dac502259ad0.png

接下來我們?cè)囋嚭袛嗟氖瞻l(fā)。首先仍然是例化實(shí)例,不過在這里我們要從overlay.interrupts_pins中讀取每個(gè)uart的中斷引腳,然后初始化uart實(shí)例。

6070b54e-d1c4-11ed-bfe3-dac502259ad0.png

利用asyncio庫和中斷,我們可以實(shí)現(xiàn)異步收發(fā)。

2 、使用linux sysfs API的方法:

打開~/prio_linux/uart_linux.pynb

6081f020-d1c4-11ed-bfe3-dac502259ad0.png

首先和上面使用pynq的API的方法一樣,首先下載靜態(tài)邏輯的bit文件,再下載PR的bit文件。但是不同的是同時(shí)注冊(cè)了對(duì)應(yīng)的dtbo到linux系統(tǒng)中。dtbo由dtso編譯而來,dtso是描述設(shè)備樹的文件,關(guān)于它的編寫參閱以下鏈接:

https://www.raspberrypi.org/documentation/configuration/device-tree.md

6099b854-d1c4-11ed-bfe3-dac502259ad0.png

注冊(cè)完成后可以直接在/dev下看到這兩個(gè)uart模塊。然后可以使用linux自帶的serial庫調(diào)用它們。

這個(gè)項(xiàng)目中我們利用了FPGA的部分可重構(gòu)的特性,實(shí)現(xiàn)了運(yùn)行中的部分邏輯的動(dòng)態(tài)轉(zhuǎn)換。另外我們可以看到利用PYNQ提供的API,可以輕松注冊(cè)設(shè)備到Linux系統(tǒng),方便了其他程序?qū)ξ覀冏远xIP的使用。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21957

    瀏覽量

    614024
  • API
    API
    +關(guān)注

    關(guān)注

    2

    文章

    1562

    瀏覽量

    63516
  • PYNQ
    +關(guān)注

    關(guān)注

    4

    文章

    62

    瀏覽量

    3044

原文標(biāo)題:PYNQ經(jīng)典項(xiàng)目分享| 可重配置IO

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    賽靈思發(fā)布ISE12.2強(qiáng)化部分重配置FPGA技術(shù)

    ISE12.2設(shè)計(jì)套件強(qiáng)化了其部分重配置技術(shù)設(shè)計(jì)流程,并通過智能時(shí)鐘門控技術(shù)降低24% 的 BRAM 功耗。賽靈思部分重配置技術(shù),是目前唯一經(jīng)行業(yè)驗(yàn)證的
    發(fā)表于 07-31 12:39 ?562次閱讀

    如何利用FPGA部分重配置特性實(shí)現(xiàn)PYNQ-PRIO經(jīng)典案例

    項(xiàng)目中在PYNQ框架下有兩種驅(qū)動(dòng)這些IP的方式:一是直接使用PYNQ提供的API操作overlay里面的IP,二是將這些IP通過DTS(Device Tress Source)注冊(cè)到linux sysfs中,然后調(diào)用linux
    的頭像 發(fā)表于 09-28 10:21 ?3899次閱讀
    如何利用FPGA部分<b class='flag-5'>可</b><b class='flag-5'>重配置</b>特性實(shí)現(xiàn)<b class='flag-5'>PYNQ</b>-PRIO<b class='flag-5'>經(jīng)典</b>案例

    PYNQ項(xiàng)目——Pynq開發(fā)板啟動(dòng)實(shí)驗(yàn)

    作者:Mculover666 今天剛剛到手一塊PYNQ-Z2,確認(rèn)過眼神,是我想要的板子,話不多說,開干。 ? ? PYNQ項(xiàng)目是一個(gè)支持Xilinx Zynq器件的開源軟件框架,目的在于借助
    的頭像 發(fā)表于 12-23 10:58 ?4138次閱讀

    基于PYNQ-Z2開發(fā)板的PYNQ開源項(xiàng)目

    基本相同。 ? ? 我們將利用PYNQ-Z2開發(fā)板對(duì)PYNQ項(xiàng)目進(jìn)行介紹。PYNQ-Z2板是PYNQ開源框架的硬件平臺(tái),有豐富的組件:
    的頭像 發(fā)表于 01-02 09:02 ?6859次閱讀
    基于<b class='flag-5'>PYNQ</b>-Z2開發(fā)板的<b class='flag-5'>PYNQ</b>開源<b class='flag-5'>項(xiàng)目</b>

    總線重配置的多處理器架構(gòu)

    本文提出了一種全新的總線重配置的多處理器架構(gòu)。該架構(gòu)結(jié)合了多核與重配置處理器的優(yōu)勢(shì),具有并行性高、計(jì)算能力強(qiáng)、結(jié)構(gòu)復(fù)雜度低并且應(yīng)用領(lǐng)域廣泛靈活的特點(diǎn)。對(duì)
    發(fā)表于 06-13 14:11 ?11次下載

    重配置系統(tǒng)中的聯(lián)合負(fù)載控制及其終端選擇算法

    該文基于現(xiàn)有端到端重配置系統(tǒng)架構(gòu),提出了一種改進(jìn)的動(dòng)態(tài)門限聯(lián)合負(fù)載控制方法,以適應(yīng)不同負(fù)載條件下對(duì)負(fù)載均衡的要求,達(dá)到資源的有效利用。同時(shí),結(jié)合終端的重配
    發(fā)表于 11-19 16:41 ?13次下載

    重配置PLL使用手冊(cè)

    本文檔主要是以Altera公司的Stratix II系列的FPGA器件為例,介紹了其內(nèi)嵌的增強(qiáng)型重配置PLL在不同的輸入時(shí)鐘頻率之間的動(dòng)態(tài)適應(yīng),其目的是通過提供PLL的重配置功能,使得不需要對(duì)
    發(fā)表于 11-02 15:17 ?27次下載

    軟件無線電平臺(tái)重配置接口的實(shí)現(xiàn)

    實(shí)現(xiàn)了一種用于上位機(jī)和FPGA處理板之間通信的重配置接口,詳細(xì)介紹了該接口的包格式設(shè)計(jì)和FPGA邏輯設(shè)計(jì)。仿真結(jié)果表明,該重配置接口能根據(jù)信令,實(shí)現(xiàn)準(zhǔn)實(shí)時(shí)在線參數(shù)
    發(fā)表于 11-22 15:15 ?12次下載

    FPGA的全局動(dòng)態(tài)重配置技術(shù)

    FPGA的全局動(dòng)態(tài)重配置技術(shù)主要是指對(duì)運(yùn)行中的FPGA器件的全部邏輯資源實(shí)現(xiàn)在系統(tǒng)的功能變換,從而實(shí)現(xiàn)硬件的時(shí)分復(fù)用。提出了一種基于System ACE的全局動(dòng)態(tài)重配置設(shè)計(jì)方法,
    發(fā)表于 01-04 17:06 ?54次下載

    基于SRAM的重配置電路

    基于SRAM的重配置PLD(可編程邏輯器件)的出現(xiàn),為系統(tǒng)設(shè)計(jì)者動(dòng)態(tài)改變運(yùn)行電路中PLD的邏輯功能創(chuàng)造了條件。PLD使用SRAM單元來保存字的配置數(shù)據(jù)決
    發(fā)表于 06-20 11:05 ?1061次閱讀
    基于SRAM的<b class='flag-5'>可</b><b class='flag-5'>重配置</b>電路

    打造完全重配置運(yùn)動(dòng)控制系統(tǒng)

    打造完全重配置運(yùn)動(dòng)控制系統(tǒng) ,NI LabVIEW。
    發(fā)表于 03-21 16:19 ?0次下載

    一種基于憶阻器的重配置邏輯電路_張波

    一種基于憶阻器的重配置邏輯電路_張波
    發(fā)表于 01-08 10:18 ?4次下載

    賽靈思重配置加速堆棧方案,旨在快速開發(fā)和部署加速平臺(tái)

    賽靈思公司(Xilinx)宣布,在2016全球超算大會(huì)(SC 16)上宣布推出一套全新的技術(shù)——賽靈思重配置加速堆棧方案,旨在幫助全球最大的云端服務(wù)供應(yīng)商們快速開發(fā)和部署加速平臺(tái)。專門針對(duì)云級(jí)
    發(fā)表于 07-31 09:08 ?969次閱讀

    基于SRAM的重配置電路PLD

    關(guān)鍵詞:PLD , SRAM , 重配置電路 由于SRAM的重配置PLD(可編程邏輯器件)的出現(xiàn),為系統(tǒng)設(shè)計(jì)者動(dòng)態(tài)改變運(yùn)行電路中PLD的邏輯功能創(chuàng)造了條件。PLD使用SRAM單元來
    發(fā)表于 02-23 14:30 ?1148次閱讀
    基于SRAM的<b class='flag-5'>可</b><b class='flag-5'>重配置</b>電路PLD

    易靈思內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新

    除通過外部多功能IO來選擇之外,易靈思通過內(nèi)部重配置實(shí)現(xiàn)遠(yuǎn)程更新操作也非常簡單。
    的頭像 發(fā)表于 05-30 09:24 ?2069次閱讀
    易靈思內(nèi)部<b class='flag-5'>重配置</b>實(shí)現(xiàn)遠(yuǎn)程更新