女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

引入空氣間隙以減少前道工序中的寄生電容

半導體芯科技SiSC ? 來源:半導體芯科技SiSC ? 作者:半導體芯科技SiS ? 2023-03-28 17:19 ? 次閱讀

作者:泛林集團半導體工藝與整合工程師 Sumant Sarkar

使用Coventor SEMulator3D?創建可以預測寄生電容機器學習模型

poYBAGQisQKAFnspAADQy41aj8o322.jpg

減少柵極金屬和晶體管的源極/漏極接觸之間的寄生電容可以減少器件的開關延遲。減少寄生電容的方法之一是設法降低柵極和源極/漏極之間材料層的有效介電常數,這可以通過在該位置的介電材料中引入空氣間隙來實現。這種類型的方式過去已經用于后道工序 (BEOL) 中,以減少金屬互連之間的電容 [1-4]。本文中,我們將專注于前道工序 (FEOL),并演示在柵極和源極/漏極之間引入空氣間隙的SEMulator3D?模型[5]。SEMulator3D?是一個虛擬的制造軟件平臺,可以在設定的半導體工藝流程內模擬工藝變量。利用SEMulator3D?設備中的實驗設計 (DoE) 功能,我們展示了寄生電容與刻蝕深度和其他用于制作空氣間隙的刻蝕工藝參數的相關性,以及它與空氣間隙大小和體積的相關性。

圖1顯示了SEMulator3D? FinFET模型的橫截面。為了在FinFET的柵極和源極/漏極之間引入空氣間隙,我們進行了高選擇比的氮化硅刻蝕工藝,然后進行經過優化的氮化硅沉積工藝,以封閉結構并產生空氣間隙結構。接著用氮化硅CMP(化學機械拋光)工藝對表面進行平坦化處理。

pYYBAGQisQKAUy39AAB9R4gdtBU496.jpg

poYBAGQisQOAbnRrAAB1dLrkHak464.jpg

圖1:在FinFET模型中引入空氣間隙的SEMulator3D工藝流程??梢曅猿练e的步驟通過在頂端夾止的方式產生空氣間隙,然后進行CMP步驟除去多余的氮化硅??諝忾g隙減少了柵極和源極/漏極之間的寄生電容。空氣間隙的大小可以通過改變刻蝕反應物的刻蝕深度、晶圓傾角和等離子體入射角度分布來控制。

使用SEMulator3D的虛擬測量功能測量以下指標:

1 柵極金屬和源極/漏極之間的寄生電容

2 空氣間隙的體積

3 空氣間隙z軸的最小值,代表空氣間隙的垂直尺寸

在氮化硅刻蝕步驟中,刻蝕深度、刻蝕反應物等離子體入射角度分布(在文獻中稱為等離子體入射角度分布)和晶圓傾角(假定晶圓旋轉)在實驗設計期間是變化的。圖2a-f 顯示了在不同的晶圓傾角和等離子體入射角度分布值下,電容和空氣間隙的體積如何跟隨刻蝕深度發生變化。隨著刻蝕深度的增加,產生的空氣間隙也變大(圖2d)。因為空氣的介電常數比氮化物要低很多,所以這降低了有效的介電常數。相應地,柵極和源極/漏極之間的寄生電容就減小了。傾斜角減小會將刻蝕反應物從側壁移開,并將其推向所產生的空氣間隙底部(圖3b-c)。這解釋了為什么在給定的深度和等離子體入射角度分布值下,晶圓傾角越小,空氣間隙越大,電容越?。▓D2a&d)。另一個重要的結果是,等離子體入射角度分布的增加會導致晶圓傾角影響減弱。當等離子體入射角度分布設置為5度(對應較寬/等向性的角分散)的時候,晶圓傾角對電容和空氣間隙體積完全沒有影響(圖2c&f)。這與等離子體入射角度分布增加對刻蝕的影響是一致的。等離子體入射角度分布增加會使刻蝕反應物更等向性地轟擊基板(圖3a)。這意味著相比等離子體入射角度分布值低的時候,晶圓傾角不再影響刻蝕行為。

pYYBAGQisQSATBNHAAESDIdqMC0799.jpg

poYBAGQisQWAQVeXAAD_BtQsYcc935.jpg

pYYBAGQisQaAb7oPAADimZUCyY8272.jpg

圖2:隨著刻蝕深度增加,空氣間隙體積增大,寄生電容減少(圖2a&d)。隨著晶圓傾角降低,這種下降更為急劇。但晶圓傾角的影響隨著等離子體入射角度分布的增加而減小,當等離子體入射角度分布為5度時,晶圓傾角對電容和空氣間隙體積沒有影響(圖2c&f)。

poYBAGQisQaASCEeAABim3O_T04456.jpg

poYBAGQisQeALCI-AABtXzO56vs794.jpg

圖3:(a) 角分散 (sigma) 對刻蝕反應物方向性的影響;(b) 45度晶圓傾角的影響(晶圓被固定);(c) 80度晶圓傾角的影響(晶圓旋轉)

圖片來源:SEMulator3D產品文檔

運行大型的實驗設計需要消耗很多時間和算力資源。但這在工藝優化中很有必要——實驗設計參數空間上的任何減少都有助于減少所需的時間和資源。能夠基于自變量預測結果的機器學習模型非常有用,因為它能減少為所有自變量組合進行實驗設計的需求。為了這一目標,將從實驗設計中收集到的數據分成訓練集 (70%) 和測試集 (30%),然后將其輸入人工神經網絡 (ANN)。該模型有兩個隱藏層(圖4a),用網格搜索法進行超參數調優。該模型在測試數據上運行,發現其平均準確度為99.8%。四分之三測試集的絕對百分比誤差 (APE) 為0.278%及以下(圖4c)。圖4e顯示了預測和實際寄生電容的測試行樣本。這種機器學習的應用使我們能夠降低實驗設計的規模,減少所需時間。我們可以大幅減小參數空間,與此同時并沒有明顯降低結果的準確性。在我們的案例中,實驗設計的規模從~5000減少到~2000個參數組合。SEMulator3D的自定義python步驟將這種類型的機器學習代碼整合到工藝模擬中,其結果可以導入半導體工藝模型的下一個步驟。

pYYBAGQisQqAKpoGAACVdw8rnDk855.jpg

poYBAGQisQuAVIfPAABYFtMxn0A851.jpg

pYYBAGQisQyAPq3VAACPrBKG7Cs713.jpg

圖4:根據刻蝕深度、晶圓傾角和等離子體入射角度分布來預測寄生電容的人工神經網絡 (ANN) 模型。測試數據的預測準確度為99.8%。衡量預測電容和實際電容之間差異的指標是絕對百分比誤差 (APE)。75%測試案例的APE值為0.28%或更低。準確的機器學習模型可以幫助探索更小的參數空間,從而減少所需的時間和算力資源。

結論:

使用Coventor SEMulator3D? 在FinFET器件的柵極和源極/漏極之間引入虛擬空氣間隙,我們研究了空氣間隙對寄生電容的影響,并通過改變刻蝕工藝參數,研究了對空氣間隙體積和寄生電容的影響。隨后,結果被輸入到人工神經網絡中,以創建一個可以預測寄生電容的機器學習模型,從而減少為每個刻蝕參數值組合進行實驗設計的需求。

參考資料:

[1] Hargrove, M. (2017, October 18). Reducing BEOL Parasitic Capacitance using Air Gaps https://www.coventor.com/blog/reducing-beol-parasitic-capacitance-using-air-gaps[2] Nitta, S., Edelstein, D., Ponoth, S., Clevenger, L., Liu, X., & Standaert, T. (2008, June). Performance and reliability of airgaps for advanced BEOL interconnects. In 2008 International Interconnect Technology Conference (pp. 191-192). IEEE.[3] Shieh, B., Saraswat, K. C., McVittie, J. P., List, S., Nag, S., Islamraja, M., & Havemann, R. H. (1998). Air-gap formation during IMD deposition to lower interconnect capacitance. IEEE Electron Device Letters, 19(1), 16-18.[4] Fischer, K., Agostinelli, M., Allen, C., Bahr, D., Bost, M., Charvat, P., … & Natarajan, S. (2015, May). Low-k interconnect stack with multi-layer air gap and tri-metal-insulator-metal capacitors for 14nm high volume manufacturing. In 2015 IEEE International Interconnect Technology Conference and 2015 IEEE Materials for Advanced Metallization Conference (IITC/MAM) (pp. 5-8). IEEE.[5] Banna, S. (2016, August). Scaling challenges and solutions beyond 10nm. In 2016 IEEE International Conference on Electron Devices and Solid-State Circuits (EDSSC) (pp. 181-186). IEEE.

審核編輯黃宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 半導體
    +關注

    關注

    335

    文章

    28547

    瀏覽量

    231993
  • 電容
    +關注

    關注

    100

    文章

    6225

    瀏覽量

    153132
  • 刻蝕
    +關注

    關注

    2

    文章

    202

    瀏覽量

    13315
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    LCR測試儀LP(Parallel)與LS(Series)模式的區別

    一、核心差異:測量模型不同 1. LP模式(并聯模式) 將元件視為理想元件與寄生電阻并聯的模型(如電感與寄生電容并聯)。 適用于高頻場景(通常>1MHz),此時元件寄生電容(如線圈分布電容
    的頭像 發表于 05-06 16:19 ?122次閱讀
    LCR測試儀<b class='flag-5'>中</b>LP(Parallel)與LS(Series)模式的區別

    麥科信光隔離探頭在碳化硅(SiC)MOSFET動態測試的應用

    的電壓信號出現明顯振蕩或過沖。同時,探頭的寄生電容可能引入位移電流,使被測電流信號疊加額外的寄生電流,影響測量準確性。 采用麥科信光隔離探頭MOIP200P的SiC MOSFET動態測試平臺 測試效果
    發表于 04-08 16:00

    減少PCB寄生電容的方法

    電子系統的噪聲有多種形式。無論是從外部來源接收到的,還是在PCB布局的不同區域之間傳遞,噪聲都可以通過兩種方法無意中接收:寄生電容寄生電感。寄生電感相對容易理解和診斷,無論是從串擾
    的頭像 發表于 03-17 11:31 ?1209次閱讀
    <b class='flag-5'>減少</b>PCB<b class='flag-5'>寄生電容</b>的方法

    TRCX應用:顯示面板工藝裕量分析

    制造顯示面板的主要挑戰之一是研究由工藝余量引起的主要因素,如CD余量,掩膜錯位和厚度變化。TRCX提供批量模擬和綜合結果,包括分布式計算環境寄生電容分析,改善顯示器的電光特性并最大限度地
    發表于 03-06 08:53

    CAN通信節點多時,如何減少寄生電容和保障節點數量?

    導讀在汽車電子與工業控制等領域,CAN通信至關重要。本文圍繞CAN通信,闡述節點增多時如何減少寄生電容的策略,同時從發送、接收節點等方面,講解保障節點數量及通信可靠性的方法。如何減少寄生電容
    的頭像 發表于 01-03 11:41 ?2759次閱讀
    CAN通信節點多時,如何<b class='flag-5'>減少</b><b class='flag-5'>寄生電容</b>和保障節點數量?

    半大馬士革工藝:利用空氣減少寄生電容

    問題。為了應對這些挑戰,人們提出了大馬士革(semi-damascene)工藝,特別是在使用釕(Ru)作為互連材料時,這種工藝顯示出了顯著的優勢,尤其是通過引入空氣隙來減少寄生電容。
    的頭像 發表于 11-19 17:09 ?1383次閱讀
    半大馬士革工藝:利用<b class='flag-5'>空氣</b>隙<b class='flag-5'>減少</b><b class='flag-5'>寄生電容</b>

    求助,關于OPA1644通之間的串擾問題求解

    實測發現A通道的輸出會耦合到B通道。 這是A通道的輸出波形圖; 芯片供電為正負4.5V 其中輸入的信號源為頻率1Hz,幅度為1V的波形,毛刺來自寄生電容C 這是B通道的輸出端測量的波形
    發表于 09-29 06:28

    深入解析晶振時鐘信號干擾源:寄生電容、雜散電容與分布電容

    在現代電子電路設計,晶振時鐘信號的高頻特性使得其容易受到各種干擾。其中,寄生電容、雜散電容和分布電容是影響晶振時鐘信號穩定性的主要因素。晶發電子將詳細分析這三種
    發表于 09-26 14:49

    仿真的時候在哪些地方添加寄生電容呢?

    請問各位高手,仿真的時候在哪些地方添加寄生電容呢,比如下面的圖, 另外一般萬用板焊出來的雜散電容有多大?在高速運放仿真時應該加在哪些地方呢
    發表于 09-19 07:59

    OPA847的互阻放大器應用反饋電容是怎么獲得的?

    OPA847的數據手冊上關于互阻放大器的那一部分(Page11-12),我發現反饋電容很小,只有0.18pF,當互阻增益變大時,反饋電容還要更小。我想問一下,怎么獲得這么小的電容,可能一點小小的
    發表于 09-14 07:04

    在LF411CD的放大模塊出現輸出會發生振蕩,請問該元件輸入端(2端)與GND間的寄生電容多大?

    在LF411CD的放大模塊出現輸出會發生振蕩,懷疑是寄生電容造成,請問該元件輸入端(2端)與GND間的寄生電容多大? 謝謝~~
    發表于 09-10 07:51

    普通探頭和差分探頭寄生電容對測試波形的影響

    顯著的影響。本文將探討普通探頭和差分探頭的寄生電容及其對測試波形的影響。 1. 探頭寄生電容概述 寄生電容是指在探頭設計無意間形成的電容,
    的頭像 發表于 09-06 11:04 ?790次閱讀

    系統寄生參數對SiC器件開關的影響分析

    的影響外,本文還討論了系統設計寄生電容對開通電流應力、電流振蕩和開通損耗的負面影響。01導言隨著SiC技術的發展和電力電子行業的增長,SiC器件越來越受到工程師
    的頭像 發表于 08-30 12:24 ?698次閱讀
    系統<b class='flag-5'>寄生</b>參數對SiC器件開關的影響分析

    igbt功率管寄生電容怎么測量大小

    IGBT(絕緣柵雙極晶體管)是一種廣泛應用于電力電子領域的功率器件。IGBT的寄生電容是指在IGBT內部由于結構原因產生的電容,這些電容會影響IGBT的開關速度和性能。 一、IGBT寄生電容
    的頭像 發表于 08-07 17:49 ?1955次閱讀

    天線效應的定義、產生原因及影響因素

    在集成電路設計,天線效應是一個重要的問題,它是指在集成電路,由于寄生電容寄生電感的存在,導致電路的信號傳輸受到干擾,從而影響電路的性能。 一、天線效應的定義 天線效應是指在集成電
    的頭像 發表于 07-19 10:04 ?4182次閱讀