FPGA的用處比我們平時想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單邏輯單元（LE）。 1）盡可能采用單一時鐘； 2）如果有多個時鐘域，一定要仔細劃分，千萬小心，同時設置時序約束； ?3）跨時鐘域的信號一定要做同步處理； 對于控制信號的異步處理是寄存器打兩拍緩存； 對于數據信號的異步處理是異步fifo緩存，同時注意FIFO兩側的數據流的速率問題； 4）盡可能將FPGA內部的PLL、DLL利用起來，這會給你的設計帶來大量的好處； 5）對于高速的IO接口，需對高速IO設置的delay約束。 ? ? ? ?FSM：有限狀態機，FPGA最基本的程序設計之一。FSM分為moore型和merly型，moore型的狀態遷移和變量無關，merly型則有關。 實際使用中大部分都采用merly型。 狀態機的編碼：二進制編碼（Binary），格雷碼編碼（Gray-code），獨熱碼（One-hot）。 狀態機FSM一段式FPGA編碼參考。 狀態機FSM二段式FPGA編碼參考。 狀態機FSM三段式FPGA編碼參考。 1）在組合邏輯always塊中，if語句一定要有else。 2）在組合邏輯always塊中，case語句的default一定不能少。 3）組合邏輯進程敏感變量不能少也不能多。 1）模塊仿真：針對每一個最小基本模塊的仿真； 單元仿真要求代碼行覆蓋率、條件分支覆蓋率、表達式覆蓋率必須達到100％，這三種覆蓋率都可以通過modelsim來查看，不過需要在編譯該模塊時要在Compile option中設置好。 2）集成仿真：將多個大模塊合在一起進行仿真，覆蓋率要求盡量高； 3）系統仿真：將整個硬件系統合在一起進行仿真。 此時整個仿真平臺包含了邏輯周邊芯片接口的仿真模型，以及BFM、Testbench等。系統仿真需要根據被仿真邏輯的功能、性能需求仔細設計仿真測試例和仿真測試平臺。 審核編輯 ：李倩