高分辨率逐次逼近型ADC的整體精度取決于其基準電壓源的精度、穩定性和驅動能力。ADC基準輸入端的開關電容構成動態負載，因此基準電壓源電路必須能夠處理與時間和吞吐量相關的電流。一些ADC在片上集成了基準電壓源和基準電壓緩沖器，但就功耗或性能而言，這些可能不是最佳的，而通常可以通過外部基準電壓源電路實現最佳性能。本文探討了參考電路設計所涉及的挑戰和要求。

參考輸入

逐次逼近型ADC的簡化原理圖如圖1所示。在采樣間隔期間，容性DAC連接到ADC輸入，并且與其輸入電壓成比例的電荷存儲在其電容上。轉換開始時，DAC與輸入斷開。轉換算法依次將每個位切換到基準或地。電容上的電荷再分配會導致電流從基準吸收或吸收。該動態電流負載是ADC吞吐速率和控制位試驗的內部時鐘的函數。最高有效位 （MSB） 保持最多的電荷，并且需要的電流最大。

圖1.16位逐次逼近型ADC的簡化原理圖

圖2顯示了16位、1 MSPS、PulSAR逐次逼近型ADC7980基準輸入端的動態電流負載。通過觀察放置在基準電壓源和基準引腳之間的500 Ω電阻上的壓降來進行測量。該圖顯示了高達2.5 mA的電流尖峰，以及分布在轉換過程中的較小尖峰。

圖2.AD7980動態基準電流

為了提供該電流，同時保持基準電壓無噪聲，請將一個高值、低ESR儲能電容（通常為10 μF或更高）放置在盡可能靠近基準輸入的位置。較大的電容器將進一步平滑電流負載并減輕基準電壓源電路的負擔，但對于非常大的電容器，穩定性成為一個問題。基準電壓源必須能夠提供為基準電壓電容充電所需的平均電流，而不會導致基準電壓顯著下降。在ADC數據手冊中，平均基準輸入電流通常以特定的吞吐速率指定。例如，AD7980數據手冊規定，采用5 V基準電壓源時，1 MSPS時的平均基準電壓源電流典型值為330 μA。轉換之間不消耗電流，因此基準電流與吞吐速率成線性關系，在100 kSPS時降至33 μA。基準電壓源（或基準電壓緩沖器）必須在最高目標頻率下具有足夠低的輸出阻抗，以保持ADC輸入端的電壓，而不會產生明顯的電流感應壓降。

參考輸出驅動

圖3所示為典型基準電壓源電路。基準電壓源可以集成具有足夠驅動電流的緩沖器，也可以使用合適的運算放大器作為緩沖器。為避免轉換誤差，特定吞吐量下所需的平均電流不應導致基準電壓下降超過1/2 LSB。該誤差在突發轉換期間最為明顯，因為基準負載將從零變為該吞吐量下的平均基準電流。

圖3.典型精密逐次逼近型ADC基準電壓源電路

將AD7980 16位ADC與I裁判= 330 μA 和 V裁判= 5 V 例如，為了確定基準電壓源是否具有足夠的驅動能力，1/2 LSB壓降的最大允許輸出阻抗為

大多數基準電壓源不指定輸出阻抗，但它們指定負載調整率，通常以ppm/mA為單位。要轉換為輸出阻抗，請乘以基準電壓并除以 1000。例如，ADR435超低噪聲XFET 5 V基準電壓源在源出電流時規定負載調整率最大為15 ppm/mA。轉換為歐姆會給出?

因此，從輸出阻抗角度來看，ADR435應該合適。它可以提供高達10 mA的電流，足以處理330μA的平均基準電流。當ADC輸入電壓超過基準電壓時，即使是短暫的，它也可以向基準電壓源注入電流，因此基準電壓源也必須能夠吸收一些電流。圖4顯示了ADC和基準電壓輸入之間的二極管連接，在輸入超量程條件下，這些連接可能導致電流流入基準電壓源。與一些較舊的基準電壓源不同，ADR435可以吸收10 mA電流。

圖4.AD7980模擬輸入結構

由于基準電流要求與吞吐速率成線性關系，因此在較低的吞吐速率下，或者當使用吞吐量較低的ADC時，例如500 kSPS AD7988-5或100 kSPS AD7988-1 （I 裁判= 250 μA）。最大輸出阻抗可通過降低的基準電流計算得出。請注意，這些公式僅應用作基準，并且應測試所選基準的硬件驅動能力。

當所選基準電壓源的驅動不足或首選微功耗基準電壓源時，可以使用基準電壓緩沖器。這可以通過單位增益配置中的合適運算放大器來實現。運算放大器必須具有低噪聲和合適的輸出驅動能力，并且必須在大容性負載下保持穩定。它還必須能夠提供必要的電流。運算放大器輸出阻抗通常沒有規定，但通常可以通過輸出阻抗與頻率的關系圖來確定，如圖5所示，AD8031 80 MHz軌到軌運算放大器的輸出阻抗。

圖5.AD8031 路由與頻率的關系

輸出阻抗在低于100 kHz時小于0.1 Ω，在直流時小于0.05 Ω，因此，對于以1 MSPS驅動AD7980為例，這是輸出驅動方面的不錯選擇。在寬頻率范圍內保持低輸出阻抗對于驅動基準輸入非常重要。即使使用大電容，儲能電容也永遠不會完全平滑基準輸入端的電流消耗。電流紋波的頻率成分是吞吐量和輸入信號帶寬的函數。大儲能電容處理高頻吞吐速率相關電流，而基準電壓緩沖器必須能夠在最大輸入信號頻率或儲能電容阻抗變得足夠低以提供必要的電流的頻率下保持低阻抗。基準電壓源數據手冊中的典型曲線顯示了輸出阻抗與頻率的關系，在選擇基準電壓源時應考慮這些曲線。

AD8031是一個不錯的選擇，因為它在容性負載大于10 μF時保持穩定。其他運算放大器（如ADA4841）在采用大電容時也能保持穩定，因為它們主要需要驅動穩定的直流電平，但必須測試特定的運算放大器，以確定它們在負載時的行為。在電容器之前使用串聯電阻器來保持穩定性不是一個好主意，因為這會增加輸出阻抗。

基準電壓緩沖器對于從一個基準電壓源驅動多個ADC非常有用，就像在同時采樣應用中一樣，如圖6所示。

圖6.驅動多個ADC的基準電路。

每個ADC基準輸入都有自己的儲能電容，盡可能靠近基準輸入引腳。來自每個基準電壓源輸入的走線被路由回基準電壓緩沖器輸出端的星形連接，以最大程度地減少串擾效應。具有低輸出阻抗和高輸出電流能力的基準電壓緩沖器可以驅動許多ADC，具體取決于其電流要求。請注意，緩沖器還必須在與多個基準電容相關的額外電容下保持穩定。

噪聲和溫度漂移

一旦確定了驅動能力，我們必須確保基準電壓源電路的噪聲不會影響ADC的性能。為了保持信噪比（SNR）和其他規格，我們必須將基準電壓源的噪聲貢獻保持在ADC噪聲的一小部分（理想情況下為20%或更低）。AD7980采用5 V基準電壓源時，信噪比為91 dB。轉換為均方根會給出

因此，基準電壓源電路的噪聲應小于10 μV rms，以盡量減少對SNR的影響。基準電壓源和運算放大器的噪聲規格通常分為兩部分：低頻（1/f）噪聲和寬帶噪聲。將兩者結合起來將得到參考電路的總噪聲貢獻。圖7顯示了2.5 V基準電壓源ADR431的典型噪聲與頻率關系圖。

圖7.帶補償網絡的ADR431噪聲

ADR435對其內部運算放大器進行補償，以驅動大容性負載并避免噪聲峰值，因此非常適合與ADC配合使用。數據手冊對此進行了更詳細的解釋。采用10 μF電容時，其額定噪聲為8 μV p-p 1/f（0.1 Hz至10 Hz）噪聲和115 nV/√Hz寬帶噪聲頻譜密度。估計噪聲帶寬為3 kHz。要將1/f噪聲從峰峰值轉換為均方根，除以6.6得到

這小于10 μV rms，因此不會顯著影響ADC的SNR。這些計算可用于估計基準電壓源的噪聲貢獻，以確定其適用性，但這需要在工作臺上使用實際硬件進行驗證。

如果在基準電壓源之后使用緩沖器，則相同的分析可用于計算噪聲貢獻。例如，AD8031的噪聲頻譜密度為15 nV/√Hz。當輸出端使用10 μF電容時，其測量帶寬降至約16 kHz。使用該帶寬和噪聲密度，忽略1/f噪聲，噪聲貢獻將為2.4 μV rms。基準電壓緩沖器噪聲可以與基準噪聲的平方根相加，得出總噪聲估計值。通常，基準電壓緩沖器的噪聲密度應遠小于基準電壓源的噪聲密度。

使用基準電壓緩沖器時，可以通過在基準電壓源輸出端增加一個截止頻率非常低的RC濾波器來進一步限制基準電壓源的噪聲，如圖8所示。考慮到基準電壓源通常是噪聲的主要來源，這可能很有用。

圖8.帶RC濾波的基準電壓源。

選擇基準電壓源的其他一些重要考慮因素是初始精度和溫度漂移。初始精度以百分比或 mV 為單位指定。許多系統允許校準，因此初始精度不如漂移重要，漂移通常以ppm/°C或μV/°C為單位。 大多數優質基準電壓源的漂移小于10 ppm/°C，ADR45xx系列驅動漂移降至幾ppm/°C。 這種漂移必須納入系統的誤差預算。

排查參考問題

設計不當的基準電壓源電路會導致嚴重的轉換誤差。基準電壓源問題的最常見表現是ADC中的代碼重復或“卡住”。當基準輸入端的噪聲大到足以導致ADC做出不正確的位決策時，就會發生這種情況。這可能表現為重復多次的相同代碼（即使輸入正在更改），或者在不太有效的位中顯示為重復的 1 或 0 字符串，如圖 9 所示。紅色圈出的區域表示ADC卡住的位置，重復返回相同的代碼。這個問題通常會在接近滿量程時變得更糟，因為參考噪聲對更重要的位決策的影響更大。一旦做出了錯誤的位決策，剩余的位就會用 1 或 0 填充。

圖9.ADC傳遞函數中的“卡住”代碼。

造成這些“卡住”位的最常見原因是基準電壓源電容的尺寸和位置、基準電壓源/基準電壓緩沖器的驅動強度不足，或者基準電壓源/基準電壓緩沖器的選擇不當，從而導致噪聲過大。

將儲能電容放置在靠近ADC基準輸入引腳的位置，使用寬走線進行連接至關重要，如圖10所示。電容應具有低阻抗接地路徑，使用多個接地層通孔。如果基準電壓源具有專用接地，則應使用寬走線將電容器連接到該引腳附近。由于電容器充當電荷儲存器，因此它需要足夠大以限制壓降，并且必須具有低ESR。具有X5R電介質的陶瓷電容器是一個不錯的選擇。典型值在10 μF至47 μF范圍內，但有時可以容忍較小的值，具體取決于ADC的電流要求。

圖 10.典型基準電容布局。

驅動強度不足是另一個問題，尤其是在使用低功耗基準電壓源或微功耗基準電壓緩沖器時，因為它們通常具有更高的輸出阻抗，并且會隨著頻率而急劇增加。當使用高吞吐量ADC時尤其如此，因為電流要求高于低吞吐量時。

相對于轉換器的LSB尺寸，基準電壓源或基準電壓緩沖器的噪聲過大也可能導致代碼卡住，因此基準電壓源電路的電壓噪聲必須保持在LSB電壓的一小部分。

結論

本文介紹了如何為精密逐次逼近型ADC設計基準電壓源電路，并重點介紹了如何識別其常見問題。所提供的計算是估算參考電路驅動強度和噪聲要求的一種手段，以便在硬件中測試電路時實現更大的成功概率。

審核編輯：郭婷