女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

為下一代器件提供DS2152或DS2154硬件設(shè)計(jì)

星星科技指導(dǎo)員 ? 來(lái)源:ADI ? 作者:ADI ? 2023-01-13 14:22 ? 次閱讀

本應(yīng)用筆記提供了使用DS2152和DS2154的現(xiàn)有應(yīng)用開(kāi)始使用較新的DS21552、DS21352、DS21554和DS21354單芯片收發(fā)器(SCT)的要求。包括對(duì)最新器件的附加功能、JTAG IEEE 1149.1邊界掃描和交錯(cuò)PCM總線操作的討論。

下一代DS2152/54將采用3.3V和5V引腳兼容的T1和E1芯片組,并帶有新的引腳排列。然而,T1和E1單芯片收發(fā)器都可以插入現(xiàn)有的DS2152/54插座,無(wú)需更改硬件或軟件(不使用新功能)。確保將 00hex 寫(xiě)入現(xiàn)有但未使用的寄存器位置。未使用的寄存器位置可用于新功能。表1列出了DS2152/54和DS21352/354/552/554 SCT及相關(guān)特性。

表 1.達(dá)拉斯半導(dǎo)體 100 引腳 LQFP 單芯片收發(fā)器

特征 DS2152L/LN DS21352L/LN DS21552L/LN DS2154L/LN DS21354L/LN DS21554L/LN
T1 X X X
E1 X X X
3.3V X X
5V X X X X
吉泰格 X X X X
交錯(cuò)式 PCM 總線 X X X X
高密度液晶控制器 X1 X X X X
中藥 X X X X

注:

1. DS2152具有專(zhuān)用于FDL應(yīng)用的HDLC控制器。

JTAG,IEEE 1149.1邊界掃描架構(gòu) 新的DS21352/354/552/554 SCT將采用JTAG的邊界掃描架構(gòu)

(IEEE 1149.1)。成幀器模式選擇(FMS)引腳具有一個(gè)內(nèi)部10k上拉電阻,可將新的SCT置于DS2152/54傳統(tǒng)模式。在傳統(tǒng)模式下,所有JTAG引腳都可以保持未連接狀態(tài)。要使用JTAG功能,需要更改硬件以集成5個(gè)JTAG引腳,并且FMS引腳需要連接為低電平。FMS和JTRST引腳將影響TCR2寄存器中的TESTZ引腳(所有4個(gè)DS21x5y)以及TEST1和TEST0位(均為DS21x52)。有關(guān)JTRST和FMS條件,請(qǐng)參見(jiàn)表2。表3列出了DS215y上3.3V I/O的新引腳描述和DS21352/354/552/554 SCT上新功能的新引腳描述。 表1總結(jié)了100引腳LQFP封裝中的所有SCT。

表 2.JTRST和FMS條件

杰特斯特 柔性制造系統(tǒng) 結(jié)果
X 1 DS21x52的TCR2中的TESTZ引腳、TEST1位和TEST0位已啟用。
0 0 DS21x52 的 TCR2 中的 TEST1 位和 TEST0 位已啟用。
1 0 禁用 0 個(gè) TESTZ,禁用 DS21x52 TCR2 中的 TEST1 和 TEST0 位。

表 3.DS2152/54和DS21352/354/552/554 SCT的新引腳定義(DS2152/54僅適用于引腳61和83)

上一個(gè)
符號(hào)

符號(hào)
類(lèi)型 描述
76 數(shù)控 FMS
I
成幀器模式選擇[FMS]。選擇 DS2152/54 模式(高電平)或 DS21x52/x54 低電平時(shí)的模式。如果為“高”,則 JTRST 位于內(nèi)部 拉低。如果為低,則 JTRST 具有正常的 JTAG 功能性。該引腳具有一個(gè) 10k 上拉電阻。
5 數(shù)控 JTRST
I
IEEE 1149.1 測(cè)試重置 [JTRST]。使用此信號(hào) 異步重置測(cè)試訪問(wèn)端口控制器。 上電時(shí),JTRST 必須從低電平切換到 高。此操作會(huì)將設(shè)備設(shè)置為 設(shè)備 ID 模式允許設(shè)備正常運(yùn)行。 該引腳具有一個(gè) 10k 上拉電阻。當(dāng)FMS=1時(shí),這 引腳內(nèi)部連接為低電平。如果 JTAG 并列 JTRST 低 未使用,且成幀器處于DS21x5y模式(FMS 低)。
2 數(shù)控 JTMS
I
IEEE 1149.1 測(cè)試模式選擇 [JTMS]。此引腳是 在JTCLK的上升沿采樣,用于 將測(cè)試訪問(wèn)端口放入各種定義的 IEEE 中 1149.1 狀態(tài)。該引腳具有一個(gè) 10k 上拉電阻。
4 數(shù)控 JTCLK
I
IEEE 1149.1 測(cè)試時(shí)鐘信號(hào) [JTCLK]。這 信號(hào)用于將數(shù)據(jù)轉(zhuǎn)移到上升沿的 JTDI 中 并脫離JTDO的下降邊緣。
7 數(shù)控 JTDI
I
IEEE 1149.1 [JTDO]。測(cè)試指令和數(shù)據(jù)是 在JTCLK的上升邊緣打入這個(gè)引腳。這 PIN 具有一個(gè) 10K 上拉電阻。
10 數(shù)控
JTDO
O IEEE 1149.1 [JTDO]。測(cè)試指令和數(shù)據(jù)是 從JTCLK下降沿的這個(gè)引腳中跳出。 如果不使用,則應(yīng)保持此引腳未連接。
36 數(shù)控 CI
I
攜帶 [CI]。輸入。此引腳上的上升沿導(dǎo)致 RSER 和 RSIG 從高 Z 狀態(tài)出來(lái),并且 TSER和TSIG將在下一次上升時(shí)開(kāi)始采樣 RSYSCLK/TSYSCLIK 的邊緣開(kāi)始 I/O 8 位或 256 位數(shù)據(jù)的序列。
54 數(shù)控 CO O 執(zhí)行 [CO]。在以下情況下設(shè)置為高電平的輸出 8 或 256 IBO 輸出序列的最后一位具有 發(fā)生在RSER和RSIG上。

交錯(cuò)式PCM總線操作(IBO)

新型DS21352/354/552/554 SCT具有允許多個(gè)SCT共享PCM總線進(jìn)行數(shù)據(jù)或信令傳輸?shù)墓δ堋_@可以通過(guò)在內(nèi)部對(duì) RSYSCLK 和 TSYSCLK 輸入進(jìn)行選通來(lái)實(shí)現(xiàn) SCTs。啟用此功能后,2 個(gè)或 4 個(gè) SCT 可以分別共享 4.096 MHz 或 8.192 MHz 總線。有 4 個(gè)寄存器位和兩個(gè)硬件引腳用于控制交錯(cuò)總線操作 (IBO)。使用 IBO,用戶必須首先將 IBOEN 位設(shè)置為邏輯 1。然后通過(guò) INTSEL 位選擇字節(jié)或幀交錯(cuò)模式。MSEL1 和 MSEL2 共同確定該特定 SCT 的從模式或主模式,以及多路復(fù)用的 SCT 數(shù)量。兩個(gè)器件需要 4.096 MHz 時(shí)鐘才能應(yīng)用于 RSYSCLK 和 TSYSCLK,而四個(gè)器件需要 8.192 MHz 時(shí)鐘。彈性存儲(chǔ)需要啟用并設(shè)置為 2.048 MHz 模式。圖 1 顯示了相應(yīng)的硬件連接。

pYYBAGPA-JCAMRbPAACGvN0vVwo908.gif?imgver=1

圖1.IBO的硬件連接。

主 SCT 不會(huì)使用 CI 引腳,而是使用 RSYNC/TSSYNC 引腳。主SCT的CI引腳應(yīng)接低電平。每個(gè)幀或多幀 SYNC/TSSYNC 輸入信號(hào)將重置每個(gè) SCT 的 IBO 計(jì)數(shù)器,并使主 SCT 的 I/O 能夠根據(jù)字節(jié)或幀交錯(cuò)移動(dòng) 8 位或 256 位。在 8千或 256千位,主 CO 引腳將變?yōu)楦唠娖健T撔盘?hào)可用于下一個(gè)SCT的CI引腳。如果在任何時(shí)候有新的幀或多幀RSYNC/TSSYNC輸入信號(hào)與現(xiàn)有幀或多幀邊界異步,則主SCT和每個(gè)從站上的IBO計(jì)數(shù)器將被復(fù)位。當(dāng) SCT 未主動(dòng)輸出數(shù)據(jù)時(shí),RSER 和 RSIG 引腳將處于高 Z 狀態(tài)。有關(guān)時(shí)序約束,請(qǐng)參見(jiàn)圖2,有關(guān)CI和CO的建立和延遲時(shí)間,請(qǐng)參見(jiàn)表6。

poYBAGPA-JKANfdWAACjqjOppGY374.gif?imgver=1

圖2.IBO時(shí)間。

RSIG僅在每個(gè)時(shí)隙的最后四個(gè)時(shí)鐘期間輸出數(shù)據(jù)。

B1 是 MSB。Bn是LSB。n=8 表示字節(jié)交錯(cuò)。n=256 表示幀交錯(cuò)。

表 4.用于IBO操作的寄存器位

寄存器位 描述 邏輯 '0' 邏輯 '1'
IBOEN 交錯(cuò)總線操作啟用 禁用 IBO IBO禁用了IBO啟用。在這種模式下, 必須
連接 TSYSCLK 和 RSYSCLK 必須一起啟用彈性存儲(chǔ) 2.048 MHz 模式。
英特爾 交錯(cuò)選擇 字節(jié)交錯(cuò) 幀交錯(cuò)。
MSEL1 主選擇位 1 見(jiàn)表5 見(jiàn)表5
MSEL2 主選擇位 2 見(jiàn)表5 見(jiàn)表5

表 5.MSEL1 和 MSEL2 位函數(shù)

MSEL1 MSWL2 功能
0 0 從設(shè)備
1 0 帶 1 個(gè)從設(shè)備的主器件(4.096 MHz 時(shí)鐘)
0 1 帶 3 個(gè)從設(shè)備的主設(shè)備(8.192 MHz 時(shí)鐘)
x x x

表 6.IBO操作的交流特性

參數(shù) 象征 最小值 典型值 Max 單位
CI 的設(shè)置時(shí)間 T1 20 ns
在 SYSCLK/TSYCLK 上出現(xiàn)上升沿后的延遲時(shí)間。
CO 將在整個(gè) RSYSCLK/TSYCLK 期間保持高電平。
T2 50 ns

HDLC控制器 DS21352/354/552/554 SCT將包含一個(gè)基于現(xiàn)有HDLC的增強(qiáng)型

HDLC控制器

DS2152中的控制器。每個(gè)控制器將具有以下功能:

用于 TX 和 RX 的 64 字節(jié)緩沖區(qū)

選擇要通過(guò) HDLC 控制器傳遞的任何時(shí)隙或多個(gè)時(shí)隙(甚至是不連續(xù)的時(shí)隙)

選擇單個(gè)DS0中的任何位或多個(gè)DS0中的相同位

DS21x52 SCT中的HDLC控制器將與現(xiàn)有的HDLC控制器完全向后兼容。 DS2152中的HDLC控制器。DS2152中的面向位碼(BOC)控制器也將在 DS21x52器件。此功能僅對(duì)擴(kuò)展中的設(shè)施數(shù)據(jù)鏈路應(yīng)用程序是必需的 超幀格式(ESF),因此在DS21x54器件中省略。

發(fā)送時(shí)鐘多路復(fù)用器控制

DS2152和DS2154在TCR1和TCR1中具有丟失時(shí)鐘多路復(fù)用控制(LOTCMC)位,并且 分別是CCR2控制寄存器。啟用這些位允許TCLK連接到RCLKO 內(nèi)部,如果在 TCLK 沒(méi)有發(fā)生轉(zhuǎn)換。新的TCMC位使TCLK能夠連接到RCLKO 內(nèi)部與 TCLK 引腳上的條件無(wú)關(guān)。

審核編輯:郭婷

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 芯片
    +關(guān)注

    關(guān)注

    459

    文章

    52205

    瀏覽量

    436455
  • 收發(fā)器
    +關(guān)注

    關(guān)注

    10

    文章

    3659

    瀏覽量

    107414
  • 寄存器
    +關(guān)注

    關(guān)注

    31

    文章

    5423

    瀏覽量

    123418
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    DS2154 - 從A2版移植到D1版

    摘要:本應(yīng)用筆記討論了用D1版的DS2154替A2版的DS2154時(shí)可能會(huì)遇到的問(wèn)題。盡管D1版的DS2154可直接替代A2版的DS2154
    發(fā)表于 04-18 12:03 ?867次閱讀
    <b class='flag-5'>DS2154</b> - 從A2版移植到D1版

    DS2151, DS2152, DS2153, DS2154

    Transceivers: DS2151, DS2152, DS2153, DS2154, DS21552,
    發(fā)表于 04-20 09:38 ?965次閱讀

    DS2152, DS2154, DS2151, DS2153

    channels. The idle registers in the DS2152, DS2154, DS21X5Y and DS2155 can be used to fill
    發(fā)表于 04-20 09:43 ?956次閱讀
    <b class='flag-5'>DS2152</b>, <b class='flag-5'>DS2154</b>, <b class='flag-5'>DS</b>2151, <b class='flag-5'>DS</b>2153

    DS21352/DS21552 versus DS2152

    Abstract: This application note will help with the migration from a current design using the DS2152
    發(fā)表于 04-20 10:13 ?779次閱讀

    DS2152, DS2154 Clock Map

    Semiconductor/Maxim DS2154 and DS2152 single chip transceivers (SCTs). Figure 1 logically describes the clock map of the
    發(fā)表于 04-20 10:21 ?960次閱讀
    <b class='flag-5'>DS2152</b>, <b class='flag-5'>DS2154</b> Clock Map

    Converting the DS2152/DS2154 D

    DS2152/DS2154 T1/E1 demo kits. The DS2152DK & DS2154DK are ordered and shipped for either T
    發(fā)表于 04-20 10:24 ?907次閱讀

    DS2152, DS2154 Interfacing to

    /Maxim DS2152 or DS2154 single chip tranceivers (SCTs) to the IGT ALL1 SAR (WAC-021-C). Interconnections between the D
    發(fā)表于 04-20 10:33 ?727次閱讀
    <b class='flag-5'>DS2152</b>, <b class='flag-5'>DS2154</b> Interfacing to

    DS2151, DS2152, DS2153, DS2154

    Abstract: The DS2151, DS2152, DS2153 and DS2154 single chip transceivers (SCTs) can be used
    發(fā)表于 04-20 10:34 ?1171次閱讀
    <b class='flag-5'>DS</b>2151, <b class='flag-5'>DS2152</b>, <b class='flag-5'>DS</b>2153, <b class='flag-5'>DS2154</b>

    DS2152, DS2154 Interfacing to

    Abstract: This application note will describe the interconnections between the DS2152 or DS2154
    發(fā)表于 04-20 10:34 ?823次閱讀
    <b class='flag-5'>DS2152</b>, <b class='flag-5'>DS2154</b> Interfacing to

    Tech Brief 7: DS2152 and DS215

    system backplane using the Dallas Semiconductor/Maxim DS2152 and DS2154 T1/E1 single chip tranceivers (SCTs). The DS
    發(fā)表于 04-20 10:46 ?1215次閱讀
    Tech Brief 7: <b class='flag-5'>DS2152</b> and <b class='flag-5'>DS</b>215

    DS2152DS2154時(shí)鐘地圖-DS2152, DS21

    Semiconductor/Maxim DS2154 and DS2152 single chip transceivers (SCTs). Figure 1 logically describes the clock map of the
    發(fā)表于 04-29 10:12 ?1663次閱讀
    <b class='flag-5'>DS2152</b>,<b class='flag-5'>DS2154</b>時(shí)鐘地圖-<b class='flag-5'>DS2152</b>, <b class='flag-5'>DS</b>21

    轉(zhuǎn)換DS2152/DS2154演示套件-Converting

    DS2152/DS2154 T1/E1 demo kits. The DS2152DK & DS2154DK are ordered and shipped for either T
    發(fā)表于 04-29 10:14 ?1226次閱讀

    DS2152, DS2154 Interfacing to

    /Maxim DS2152 or DS2154 single chip tranceivers (SCTs) to the IGT ALL1 SAR (WAC-021-C). Interconnections between the D
    發(fā)表于 04-29 10:16 ?1143次閱讀
    <b class='flag-5'>DS2152</b>, <b class='flag-5'>DS2154</b> Interfacing to

    DS2152 and DS2154 8MHz System

    system backplane using the Dallas Semiconductor/Maxim DS2152 and DS2154 T1/E1 single chip tranceivers (SCTs). The DS
    發(fā)表于 04-29 10:24 ?1199次閱讀
    <b class='flag-5'>DS2152</b> and <b class='flag-5'>DS2154</b> 8MHz System

    ds2154數(shù)據(jù)手冊(cè)

    ds2154數(shù)據(jù)手冊(cè)
    發(fā)表于 12-26 21:59 ?0次下載