女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

從賽靈思FPGA設計流程看懂FPGA設計

FPGA之家 ? 來源:FPGA之家 ? 2023-01-04 13:55 ? 次閱讀

賽靈思FPGA設計流程看懂FPGA設計

1.XILINXISE傳統FPGA設計流程

利用Xilinx ISE軟件開發FPGA的基本流程包括代碼輸入、功能仿真、綜合、綜合后仿真、實現、布線后仿真與驗證和下班調試等步驟。如下圖所示。

7eaa7ea8-8bf3-11ed-bfe3-dac502259ad0.jpg

1)電路設計或代碼輸入

FPGA的設計可以直接畫原理圖,但是這種方法在比較復雜的系統的情況下,原理圖相當復雜,所以慢慢被淘汰,ISE保留這一功能。

現在FPGA的設計輸入主要是Verilog和VHDL硬件語言。Verilog語言語法簡單,在亞洲區域使用比較廣泛;

VHDL被IEEE和美國國防部確認為標準硬件描述語言,在歐洲區域比較常見。

2)功能仿真

在基本的FPGA模塊編寫完成后,要使用仿真工具對設計的模塊進行仿真,驗證模塊的基本功能是否符合設計。功能仿真也被稱為前仿真。常用的仿真工具有

Model Tech公司的Modelsim, Synopsys公司的VCS,Cadence公司的NC-Verilog和NC-VHDL。功能仿真可以加快FPGA的設計,減少設計過程中的錯誤。

3)綜合

綜合優化(Synthesize)是將硬件語言或原理圖等設計輸入翻譯成由與,或,非門、RAM、觸發器等基本邏輯單元組成的邏輯連接(網表),并根據約束條件優化生成的邏輯連接,輸出edf和edn等文件。

4)實現

實現可理解為利用實現工具把邏輯映射到目標器件結構的資源中,決定邏輯的最佳布局,選擇邏輯與輸入輸出功能連接的布線通道進行連線,并產生相應文件(如配置文件與相關報告)。通常可分為如下五個步驟。(1)轉換:將多個設計文件進行轉換并合并到一個設計庫文件中。(2)映射:將網表中邏輯門映射成物理元素,即把邏輯設計分割到構成可編程邏輯陣列內的可配置邏輯塊與輸入輸出塊及其它資源中的過程。(3)布局與布線:布局是指從映射取出定義的邏輯和輸入輸出塊,并把它們分配到FPGA內部的物理位置,通常基于某種先進的算法,如最小分割、模擬退火和一般的受力方向張弛等來完成;布線是指利用自動布線軟件使用布線資源選擇路徑試著完成所有的邏輯連接。因最新的設計實現工具是時序驅動的,即在器件的布局布線期間對整個信號通道執行時序分析,因此可以使用約束條件操作布線軟件,完成設計規定的性能要求。在布局布線過程中,可同時提取時序信息形成報靠。(4)時序提取:產生一反標文件,供給后續的時序仿真使用。(5)配置:產生FPGA配置時的需要的位流文件。在實現過程中可以進行選項設置。因其支持增量設計,可以使其重復多次布線,且每次布線利用上一次布線信息以使布線更優或達到設計目標。在實現過程中應設置默認配置的下載形式,以使后續位流下載正常。

5)時序分析在設計實現過程中,在映射后需要對一個設計的實際功能塊的延時和估計的布線延時進行時序分析;而在布局布線后,也要對實際布局布線的功能塊延時和實際布線延時進行靜態時序分析。從某種程序來講,靜態時序分析可以說是整個FPGA設計中最重要的步驟,它允許設計者詳盡地分析所有關鍵路徑并得出一個有次序的報告,而且報告中含有其它調試信息,比如每個網絡節點的扇出或容性負載等。靜態時序分析器可以用來檢查設計的邏輯和時序,以便計算各通中性能,識別可靠的蹤跡,檢測建立和保持時間的配合,時序分析器不要求用戶產生輸入激勵或測試矢量。雖然Xilinx與Altera在FPGA開發套件上擁有時序分析工具,但在擁有第三方專門時序分析工具的情況下,僅利用FPGA廠家設計工具進行布局布線,而使用第三方的專門時序分析工具進行時序分析,一般FPGA廠商在其設計環境下皆有與第三方時序分析工具的接口。Synopsys公司的PrimeTime是一個很好的時序分析工具,利用它可以達到更好的效果。將綜合后的網表文件保存為db格式,可在PrimeTime環境下打開。利用此軟件查看關鍵路徑或設計者感興趣的通路的時序,并對其進行分析,再次對原來的設計進行時序結束,可以提高工作主頻或減少關鍵路徑的躚時。與綜合過程相似,靜態時序分析也是一個重復的過程,它與布局布線步驟緊密相連,這個操作通常要進行多次直到時序約束得到很好的滿足。
在綜合與時序仿真過程中交互使用PrimeTime進行時序分析,滿足設計要求后即可進行FPGA芯片投片前的最終物理驗證。

6)調試與加載配置

設計開發的最后步驟就是在線調試或者將生成的配置文件寫入芯片中進行測試。在ISE中使用iMPACT。

2.XILINXVIVADO傳統FPGA設計流程

Xilinx針對7系列FPGA、Zynq-7000 SOC FPGA和UltraScale芯片,為提升設計、集成和實現的效率,推出了全新的開發工具Vivado。

使用Vivado設計FPGA的基本流程如下圖

7ec87f5c-8bf3-11ed-bfe3-dac502259ad0.jpg

在設計輸入階段,除傳統的HDL代碼,Vivado還可以接受Vivado HLS生成的HDL代碼、System Generator模型輸出文件、IP Integrator模型以及IP。

在Vivado下,約束(時序約束和物理約束)采用XDC(xilinx Design Constraints)。

3.SOCFPGA設計流程

針對SOC FPGA的開發,xilinx在Vivado中專門設置了一個工具IP Integrator。

IP Integrator作為IP集成工具,以圖形化、模塊化的方式在設計中添加IP、連接端口

7ed27048-8bf3-11ed-bfe3-dac502259ad0.jpg

Zynq芯片由兩部分組成,分別是PS和PL兩部分,相應地需要硬件編程和軟件編程。硬件編程使用Vivado,軟件編程使用SDK,具體流程見下圖。

7ef2758c-8bf3-11ed-bfe3-dac502259ad0.jpg

借助Matlab完成Zynq開發,如下圖。在Matlab下即可完成算法建模到C代碼和RTL代碼的生成。

7eff158a-8bf3-11ed-bfe3-dac502259ad0.jpg

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21968

    瀏覽量

    614295
  • 賽靈思
    +關注

    關注

    33

    文章

    1795

    瀏覽量

    132132
  • 仿真
    +關注

    關注

    51

    文章

    4241

    瀏覽量

    135332

原文標題:從賽靈思FPGA設計流程看懂FPGA設計

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    【經驗分享】玩轉FPGA串口通信:“幻覺調試”到代碼解析

    FPGA開發,思路先行!玩FPGA板子,讀代碼是基本功!尤其對C語言轉戰FPGA的“寶貝們”來說,適應流水線(pipeline)編程可能需要點時間。上篇點燈代碼解讀了基礎,而如果能親
    的頭像 發表于 06-05 08:05 ?59次閱讀
    【經驗分享】玩轉<b class='flag-5'>FPGA</b>串口通信:<b class='flag-5'>從</b>“幻覺調試”到代碼解析

    Xilinx Ultrascale系列FPGA的時鐘資源與架構解析

    Ultrascale是開發的支持包含步進功能的增強型FPGA架構,相比7系列的28nm工藝,Ultrascale采用20nm的工藝,主要有2個系列:Kintex和Virtex
    的頭像 發表于 04-24 11:29 ?724次閱讀
    Xilinx Ultrascale系列<b class='flag-5'>FPGA</b>的時鐘資源與架構解析

    2025 FPGA技術研討會北京站圓滿結束

    2025FPGA技術研討會北京站于4月10日在北京麗亭華苑酒店圓滿結束!本次研討會吸引了來自全國各地的行業專家、工程師及企業代表踴躍參與,現場座無虛席,氣氛熱烈。
    的頭像 發表于 04-16 09:14 ?473次閱讀

    國產EDA億?接入DeepSeek

    國產EDA軟件億(eLinx)軟件接入DeepSeek,為EDA行業注入變革性力量,開啟FPGA應用開發的嶄新篇章。通過集成DeepSeek插件,eLinx軟件構建起連接FPGA
    的頭像 發表于 02-21 17:26 ?896次閱讀
    國產EDA億<b class='flag-5'>靈</b><b class='flag-5'>思</b>?接入DeepSeek

    低溫失效的原因,有沒有別的方法或者一些見解?

    低溫失效的原因,有沒有別的方法或者一些見解。就是芯片工作溫度在100°--40°區間,然后呢我們到了0°以下就不工作了,然后在低溫的情況下監測了電流和電壓都正常,頻率也都正常,頻率不是F
    發表于 12-30 16:28

    FPGA產品的主要特點

    近年來,全球半導體供應鏈屢受挑戰,芯片短缺問題一度對行業產生深遠影響。易通過優化供應鏈管理、強化產能規劃,確保客戶的FPGA需求得到及時滿足。面向工業控制、機器視覺、醫療影像、消費電子、汽車智駕等一眾終端領域,易
    的頭像 發表于 12-04 14:20 ?1364次閱讀
    易<b class='flag-5'>靈</b><b class='flag-5'>思</b><b class='flag-5'>FPGA</b>產品的主要特點

    萊迪MachXO5D-NX FPGA的性能

    行業第一顆安全控制FPGA芯片MachXO3D和具備“高端加密功能”的安全控制FPGA Mach-NX,到“增強型安全控制FPGA”MachXO5-NX,再到最新推出的MachXO5
    的頭像 發表于 09-02 09:29 ?622次閱讀

    萊迪Propel工具套件加速FPGA應用開發

    許多嵌入式系統的開發者都對使用基于FPGA的SoC系統感興趣,但是基于傳統HDL硬件描述語言的FPGA開發工具和復雜流程往往會令他們望而卻步。為了解決這一問題,萊迪的Propel工具
    的頭像 發表于 08-30 17:23 ?1296次閱讀

    ASP4644在FPGA SERDES供電中的應用

    截圖: 圖1:美信SERDES供電截圖 圖2:FPGA供電截圖 圖3:
    發表于 08-16 14:55

    萊迪推出全新Certus-NX FPGA器件,加強低功耗、小型FPGA的領先地位

    萊迪半導體(NASDAQ:LSCC)今日宣布為其領先的小尺寸FPGA產品中再添一款邏輯優化的全新萊迪Certus-NX FPGA器件。新產品包括兩款新器件,即Certus-NX-2
    的頭像 發表于 07-23 11:21 ?829次閱讀

    淺談如何克服FPGA I/O引腳分配挑戰

    畫圖來完成這項任務的,因為EDA 和芯片供應商沒有提供幫助設計人員將FPGA和PCB引腳布局可視化的工具。但現在公司提供了相應的工具。在ISE Foundation? 軟件工具1
    發表于 07-22 00:40

    快訊 | 發展新質生產力問道如何下好“創新棋”?

    7月11日,南湖區委宣傳部、清華大學馬克主義學院共同帶隊一行蒞臨圍繞時頻新質生產力創新層面進行實地調研,副總經理田永和、對外合作部
    的頭像 發表于 07-12 13:31 ?502次閱讀
    <b class='flag-5'>賽</b><b class='flag-5'>思</b>快訊 | 發展新質生產力問道<b class='flag-5'>賽</b><b class='flag-5'>思</b>?<b class='flag-5'>賽</b><b class='flag-5'>思</b>如何下好“創新棋”?

    科普 | 一文了解FPGA

    FPGA 方案和 ASIC 方案成本比較 4)技術趨勢:制程迭代驅動 33 年發展,平臺型產品是未來。 1985 年發明 FPGA
    發表于 07-08 19:36

    FPGA的學習筆記---FPGA的開發流程

    與通常的單片機應用開發不同,FPGA有自己的開發流程。但具體上怎樣操作,作為初學者,沒有一點經驗。網站獎勵的清華FPGA需要的開發軟件,到目前還沒有安裝成功。暫且先看看相關學習,慢慢積累這方面的知識
    發表于 06-23 14:47

    FPGA下載問題

    在ARM開發中,通常可供選擇的下載器有多種。清華的FPGA,除了官方的專用下載器,有其他的下載器可以使用嗎?使用下載器可以嗎?
    發表于 06-23 12:28