精簡指令集架構 (ISA)，例如 RISC-V，與更復雜的對應架構相比，效率更高，資源占用更少。工業(yè)物聯(lián)網(wǎng) (IIoT) 應用通常需要模塊之間的高連接性和協(xié)作級別，同時還要降低成本和功耗。Terasic T-Core FPGA MAX 10 開發(fā)板提供了一個圍繞英特爾? MAX 10 FPGA 構建的綜合硬件設計平臺，用于基于 RISC-V 的設計。它是控制平面或數(shù)據(jù)路徑應用中具有成本效益的設計的最佳開發(fā)解決方案，并具有業(yè)界領先的可編程邏輯以實現(xiàn)設計靈活性。

IIoT 應用中的網(wǎng)關

物聯(lián)網(wǎng) (IoT) 網(wǎng)關將各種傳感器讀數(shù)（通常使用模擬、數(shù)字或簡單的串行通信）組合并橋接到更高級別的串行通信通道（例如簡單的 UART）、更復雜的通道（例如 I2C 或 SSI）或甚至 CAN、USB 或以太網(wǎng)。該網(wǎng)橋通常會進行一些本地計算，因此無需將原始數(shù)據(jù)發(fā)送到云端，而是在傳感器讀數(shù)超出范圍時發(fā)送通知。

這種物聯(lián)網(wǎng)橋的開發(fā)平臺需要極大的靈活性——在傳感器端支持各種模擬輸入、通用輸入和簡單的串行通信；在管理方面提供更高級別的通信（例如 I2C 和 SSI），同時為數(shù)據(jù)處理提供計算和存儲能力。

此類橋接器的理想目標開發(fā)板是 Terasic Technologies T-Core FPGA MAX 10 開發(fā)板。MAX 10 FPGA 可以實現(xiàn)許多標準串行接口可編程邏輯元件。FPGA 還可以承載用于處理的 RISC-V 內核，并且該板具有用于源代碼和數(shù)據(jù)存儲的板外 QSPI 閃存設備。FPGA 具有雙 ADC，具有多達 10 個用于傳感器讀數(shù)的引腳。該板有 12 個 I/O 引腳，可用于通用用途或用作 I2C 或 SSI 通信通道。

在 Terasic T-Core FPGA MAX 10 開發(fā)板上實施用于橋接應用的 RISC-V

在開發(fā)板上實施高效的 RISC-V 處理器直接符合物聯(lián)網(wǎng)橋接器的許多關鍵要求。最關鍵的方面包括提高功率和處理效率、降低成本、廣泛的協(xié)議靈活性和強大的安全性。

效率

RISC-V ISA 的基本優(yōu)勢之一是其處理效率。簡單的 CPU 操作直接使用內存而無需專門的處理器寄存器，從而提高了速度并減少了所需的內存占用。借助高速緩存子系統(tǒng)，頻繁使用的位置會自動可用并減少訪問時間——無需復雜且效率低下的編碼即可獲得快速專用寄存器訪問的好處。網(wǎng)關以低功耗和小代碼空間受益于這一優(yōu)勢。此外，網(wǎng)關的數(shù)據(jù)傳輸非常密集，因為數(shù)據(jù)包通常只被傳輸、分解或拼接在一起。從一種協(xié)議更改為另一種協(xié)議需要最少的處理，這使得高效的內存移動成為一項關鍵優(yōu)勢。

靈活性和協(xié)議支持

網(wǎng)關需要在協(xié)議、操作系統(tǒng)和物理連接方面具有靈活性，并且在構造方面需要模塊化。RISC-V 開源架構可以輕松支持各種協(xié)議并適應不斷變化的需求。訪問外設驅動程序和堆棧以及相關協(xié)議的源代碼，可以輕松地根據(jù)需要修改它們，無論是在開發(fā)過程中還是在部署之后。這使得外圍設備和協(xié)議的模塊化變得很容易，因此它們可以隨著行業(yè)標準的變化而輕松交換、更新或增強。這可以延長 IIoT 網(wǎng)關的使用壽命并降低總體系統(tǒng)部署成本——這是 IIoT 實施中的一個關鍵因素。

安全

需要基于 RISC-V 硬件的安全性來實施信任根，這是任何強大安全系統(tǒng)的基石。信任根是許多安全相關功能的已知安全起點，例如安全啟動、加密計算、安全密鑰和證書存儲。信任根通常由專用硬件支持，用于保護安全數(shù)據(jù)和外圍功能、實施篡改保護、生成密鑰以及為應用軟件提供安全更新。當系統(tǒng)需要云存儲時，網(wǎng)關可以使用受信任的加密標準來保護進出云的數(shù)據(jù)。通過可用于加密、解密、證書管理和安全數(shù)據(jù)通信協(xié)議的開源實現(xiàn)，開發(fā)人員可以訪問所有與安全相關的代碼，從而更容易測試和驗證設計的穩(wěn)健性。此外，能夠根據(jù)特定應用程序要求定制和升級代碼——無需等待第三方開發(fā)和發(fā)布定期更新——是開源環(huán)境的另一個好處。

結論

隨著 IIoT 環(huán)境產(chǎn)生新的應用程序和收入流，網(wǎng)關將繼續(xù)發(fā)展。隨著它們的變化和變得更加復雜，將需要額外的處理能力，這意味著還需要在網(wǎng)關內進行更多的數(shù)據(jù)處理，以最大限度地減少到云的數(shù)據(jù)流量。Terasic T-Core FPGA MAX 10 開發(fā)板可以為開發(fā)人員提供他們?yōu)檫@些數(shù)據(jù)密集型應用設計具有成本效益的單芯片解決方案所需的工具。該套件提供開箱即用的 RISC-V 支持，有助于實現(xiàn)物聯(lián)網(wǎng)橋接器在當前和未來所需的效率、靈活性和安全性。

審核編輯：湯梓紅