女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

如何用AI來寫Verilog代碼?

傅里葉的貓 ? 來源:傅里葉的貓 ? 作者:傅里葉的貓 ? 2022-12-09 09:45 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

最近ChatGPT大火,成功破圈,到底是什么?怎么使用?

簡單說,它是一個模型,一個語言模型!

它是以對話方式與人進行交互的AI語言模型!

但它能做的事情太多了,可以用它來寫一封請假郵件:

ca08b8de-7761-11ed-8abf-dac502259ad0.pngimage-20221208210153673

還有人用它來學英語、向它提各種問題,甚至可以用它來寫程序,很多軟件工程師都嘗試過用它來寫PythonJava編程語言,這里我們就不再嘗試了。

作為FPGA工程師,我們肯定想讓它幫我們寫Verilog!看看效果怎么樣?

ca214c5a-7761-11ed-8abf-dac502259ad0.pngimage-20221208210533770

在代碼后面甚至還有解釋:

ca3e4c42-7761-11ed-8abf-dac502259ad0.pngimage-20221208210631379

完整代碼如下:

//UARTReceiverModule
moduleuart_rx(
inputclk,
inputrx,
outputregrx_done,
outputreg[7:0]rx_data
);

//FSMstates
localparam[1:0]
IDLE=2'b00,
START=2'b01,
DATA=2'b10,
STOP=2'b11;

reg[1:0]state,next_state;
reg[3:0]bit_count;
reg[7:0]rx_shift_reg;

//Initializeoutputs
always@*begin
rx_done=0;
rx_data=0;
end

//Statetransitionlogic
always@(posedgeclk)begin
state<=?next_state;
end

//Statetransitionfunction
always@*begin
case(state)
IDLE:begin
if(rx)next_state=START;
elsenext_state=IDLE;
end
START:begin
if(rx)next_state=DATA;
elsenext_state=IDLE;
end
DATA:begin
if(bit_count==0)next_state=STOP;
elseif(rx)next_state=DATA;
elsenext_state=IDLE;
end
STOP:begin
if(rx)next_state=IDLE;
elsenext_state=STOP;
end
endcase
end

//Outputlogic
always@*begin
case(state)
IDLE:begin
bit_count=4;
rx_shift_reg=0;
end
START:begin
bit_count=3;
end
DATA:begin
bit_count=bit_count-1;
rx_shift_reg={rx_shift_reg[6:0],rx};
end
STOP:begin
rx_done=1;
rx_data=rx_shift_reg;
end
endcase
end

endmodule

雖然沒有驗證這個功能是否正確,但這個代碼的邏輯看起來應該是沒有錯的。

于是又嘗試讓它寫一個信號處理方向的:FIR抽取濾波器

ca5a0af4-7761-11ed-8abf-dac502259ad0.png

再寫個稍微復雜一點但仍然是標準的協議:apb轉axi-lite的bridge。

ca7b0cd6-7761-11ed-8abf-dac502259ad0.png

完整代碼很長,我也并沒有驗過,但大概看下來,功能基本都有。

對于過于復雜的,就無能為力了,比如:以太網協議棧。

但有個更有意思的現象,當我第一次讓它寫以太網協議棧時,它提示太難了,寫不出來。

把對話復位后,再讓它寫,它就會寫一個大概的module,里面只有些接口,后面又復位對話后再重新讓它寫了,寫出來的程序就更多了。

說明它的學習能力一直在增長。

可能現在它的功能還并不是很完善,但作為工程師,看到這么強大的功能,不禁有些感慨,我們的核心競爭力是什么?如果真的有一天,AI可以幫我們寫代碼了,我們該去做什么?

(抖個機靈:是不是到時候只需要驗證工程師了?)

最后補充一點,這個網站的注冊是需要一個國外的手機號,可能很多人弄不到,所以,如果你有什么有趣的功能想嘗試,可以跟我聯系,我來幫你試。


審核編輯 :李倩


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • Verilog
    +關注

    關注

    29

    文章

    1366

    瀏覽量

    112059
  • AI
    AI
    +關注

    關注

    88

    文章

    34781

    瀏覽量

    277146
  • 語言模型
    +關注

    關注

    0

    文章

    561

    瀏覽量

    10735

原文標題:如何用AI來寫Verilog代碼?

文章出處:【微信號:傅里葉的貓,微信公眾號:傅里葉的貓】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    Verilog 與 ASIC 設計的關系 Verilog 代碼優化技巧

    Verilog與ASIC設計的關系 Verilog作為一種硬件描述語言(HDL),在ASIC設計中扮演著至關重要的角色。ASIC(Application Specific Integrated
    的頭像 發表于 12-17 09:52 ?982次閱讀

    Verilog 測試平臺設計方法 Verilog FPGA開發指南

    Verilog測試平臺設計方法是Verilog FPGA開發中的重要環節,它用于驗證Verilog設計的正確性和性能。以下是一個詳細的Verilog測試平臺設計方法及
    的頭像 發表于 12-17 09:50 ?1083次閱讀

    Verilog與VHDL的比較 Verilog HDL編程技巧

    Verilog 與 VHDL 比較 1. 語法和風格 VerilogVerilog 的語法更接近于 C 語言,對于有 C 語言背景的工程師來說,學習曲線較平緩。它支持結構化編程,代碼
    的頭像 發表于 12-17 09:44 ?1613次閱讀

    騰訊申請注冊“騰訊云AI代碼助手”商標

    近日,騰訊科技(深圳)有限公司正式向相關機構申請注冊了兩枚“騰訊云AI代碼助手”商標。這兩枚商標的國際分類分別為科學儀器和網站服務,目前正處于等待實質審查的階段。 據了解,騰訊云AI代碼
    的頭像 發表于 12-13 10:28 ?650次閱讀

    何用VSCODE創建一個LE5010的工程模板

    我想問下,就是怎么用vscode來創建LE5010的工程模板,我看網上的資料很少很少,官方給的SDK有,但是只能SDK里面來寫代碼,所以就想問一問! (有償)
    發表于 12-04 10:01

    如何自動生成verilog代碼

    介紹幾種自動生成verilog代碼的方法。
    的頭像 發表于 11-05 11:45 ?988次閱讀
    如何自動生成<b class='flag-5'>verilog</b><b class='flag-5'>代碼</b>

    Verilog硬件描述語言參考手冊

    一. 關于 IEEE 1364 標準二. Verilog簡介三. 語法總結四. 編寫Verilog HDL源代碼的標準五. 設計流程
    發表于 11-04 10:12 ?4次下載

    system verilog語言簡介

    ICer需要System Verilog語言得加成,這是ICer深度的表現。
    發表于 11-01 10:44 ?0次下載

    Verilog語法中運算符的用法

    verilog語法中使用以下兩個運算符可以簡化我們的位選擇代碼
    的頭像 發表于 10-25 15:17 ?2464次閱讀
    <b class='flag-5'>Verilog</b>語法中運算符的用法

    如何利用Verilog-A開發器件模型

    何用Verilog-A來開發器件模型在建模領域將尤為重要。今天就來以簡單的例子來介紹如何開發一個Verilog-A Model。
    的頭像 發表于 10-18 14:16 ?1281次閱讀
    如何利用<b class='flag-5'>Verilog</b>-A開發器件模型

    怎么樣提高verilog代碼編寫水平?

    ,共同進步。 歡迎加入FPGA技術微信交流群14群! 交流問題(一) Q:怎么樣提高verilog代碼編寫水平?Cpu 從事DFT工作。目前僅限于寫一些簡單模塊。自學的話如何提高verilog編寫水平
    發表于 09-25 20:05

    FPGA Verilog HDL代碼如何debug?

    ,共同進步。 歡迎加入FPGA技術微信交流群14群! 交流問題(一) Q:Verilog代碼如何debug?最近學習fpga,寫了不少verilog,開始思考如何debug的問題!c語言是順序執行,而
    發表于 09-24 19:16

    萬界星空科技AI代碼MES的具體功能及工廠應用效果

    萬界星空科技AI代碼MES的具體功能及工廠應用效果,萬界星空科技AI代碼MES的具體功能及工廠應用效果
    的頭像 發表于 09-18 14:56 ?641次閱讀
    萬界星空科技<b class='flag-5'>AI</b>低<b class='flag-5'>代碼</b>MES的具體功能及工廠應用效果

    【招聘】verilog vhdl FPGA

    1.熟悉FPGA架構及應用,熟悉圖像算法的FPGA實現。 2.熟悉verilog vhdl,熟悉Xilinx或Intel等開發工具。 3.有AI算法 fpga實現經驗優先。 4.本科及以上學歷,碩士優先。具有強烈的責任心,執行力,良好的溝通能力和團隊合作能力。
    發表于 09-02 15:50

    來寫代碼,改變你的電機轉速

    一、KV值"KV值"是一個常用的參數,它表示電機的轉速常數。KV值定義為電機在無負載條件下,每增加1伏特電壓時,電機轉速增加的轉數(rpm)。換句話說,KV值是電機轉速與供電電壓之間的比例系數。即:KV=2000RPM/24V=83.3二、電機U、V、W三相線上如何調整電壓值:MOS的導通時間與關斷時間步驟1:假設我們要調整U+V-之間的
    的頭像 發表于 07-03 08:10 ?1688次閱讀
    <b class='flag-5'>來寫</b>個<b class='flag-5'>代碼</b>,改變你的電機轉速