派恩杰半導體EZ1B封裝模塊測試評估板

Easy 1B 封裝是一種間接冷卻模塊設計，適用于印刷電路板 （PCB），它也是用于工業和汽車市場惡劣環境的理想封裝。

派恩杰設計專用測試評估板可以對模塊進行動態參數設計，通過外部PWM信號控制還可以實現功率加載測試，其外觀以及相應引腳定義如下所示：

EZ1B封裝模塊測試評估板

測試原理

雙脈沖信號可以使用可編程信號發生器或微控制器/ DSP板生成。由于該測試涉及高開關應力和高電流，建議將雙脈沖測試柵極信號設置為單觸發模式或使用較長的重復周期（例如>50-100ms），以避免測試過程中電壓應力過大。

按照以下說明快速開始評估分SiC 模塊，所需設備和部件如下：

? 帶寬為500MHz 或更高的四通道示波器

?高帶寬（500MHz或更高）無源探頭測試Vgs

?高帶寬（500MHz）高壓探頭（>1200V）測試Vds

?高帶寬 （500MHz） 電流同軸分流器，用于測試設備電流 ID

?用于電感電流測量的交流/直流電流探頭

?12V 直流電源

?能夠產生測試脈沖的信號發生器

?高壓電源（0-1000VDC），帶電流限制。

?外接功率電感器（推薦空心電感器50-200uH）

用于低邊開關QD2測試的雙脈沖測試電路如所示，啟動過程如下：

1. 將 DUT 和同軸分流器安裝到評估板上。

2. 將跳線設置為所需的電源電壓，將Drv_Enable信號設置為低電平。

3.連接電源（最高800V），輔助電源12V（0.3A）和鉗位電感。函數發生器連接到JM7（PWML），PWMH的信號（JM2的引腳5）應連接到GND。

4. 插入所需的探頭（電壓/電流）。

5. 在可編程信號發生器中編輯雙脈沖波形。使用公式IL=（Vbus*τ1）/L計算第一個脈沖的脈沖寬度，然后用示波器測試雙脈沖。

6.上電：打開高壓電源的輸出。從低電壓開始，慢慢地使電壓上升，直到達到所需的高電壓。在斜坡期間，密切觀察示波器上的電壓和電流波形。

7.測試：根據要求進行雙脈沖測試。

8. 斷電：測試完成后，將高壓電源電壓緩慢降至0V，然后關閉輸出。之后，關閉12V偏置電源和信號發生器輸出。

PAIA1250AM

測試結果

測試波形如下所示， PNJ的PAIA1250AM（L=100uH，Rg=8.2Ω，Vgs=+15V/-3V）在800V/50A下雙脈沖測試的硬開關波形：

開關損耗如下所示：

加載效率測試情況如下所示，PNJ的PAIA1250AM在BUCK模式下，將占空比設置為0.5，輸入為800V，輸出為400V（外部LC，L=1mH，C=80uF;Rg=5.1Ω，Vgs=+15V/-3V，fs=65/100KHz，死區時間=200ns）

第三代寬禁帶半導體材料前沿技術探討交流平臺，幫助工程師了解SiC/GaN全球技術發展趨勢。所有內容都是SiC/GaN功率器件供應商派恩杰半導體創始人黃興博士和派恩杰工程師原創。

黃興博士

派恩杰 總裁 &技術總監

美國北卡州立大學博士，師承Dr. B. Jayant Baliga（IEEE終身會員，美國科學院院士，IGBT發明者，奧巴馬授予國家技術創新獎章）與Dr. Alex Q. Huang（IEEE Fellow, 發射極關斷晶閘管（ETO）的發明者）。10余年碳化硅與氮化鎵功率器件經驗，在世界頂尖碳化硅實驗室參與美國自然科學基金委FREEDM項目、美國能源部Power America項目，曾任職于Qorvo Inc.、聯合碳化硅。2018年成立派恩杰半導體，立志于幫助中國建立成熟的功率器件產業鏈。

派恩杰半導體

成立于2018年9月的第三代半導體功率器件設計和方案商，國際標準委員會JC-70會議的主要成員之一，參與制定寬禁帶半導體功率器件國際標準。發布了100余款650V/1200V/1700V SiC SBD、SiC MOSFET、GaN HEMT功率器件，其中SiC MOSFET芯片已大規模導入國產新能源整車廠和Tier 1，其余產品廣泛用于大數據中心、超級計算與區塊鏈、5G通信基站、儲能/充電樁、微型光伏、城際高速鐵路和城際軌道交通、家用電器以及特高壓、航空航天、工業特種電源、UPS、電機驅動等領域。

審核編輯 ：李倩