調(diào)節(jié) MOSFET 閾值電壓的最直接的工藝方法就是對(duì) n-MOSFET 和 p-MOSFET的溝道區(qū)分別進(jìn)行離子注入，從而使其閾值電壓達(dá)到預(yù)期值。另外，在溝道區(qū)為防止源漏穿通而引入的高能量離子注入，以及在柵電極形成后為減少短溝道效應(yīng)而從源漏端大角度地側(cè)面離子注入，也會(huì)對(duì) MOSFET 的閾值電壓有直接影響。溝道工藝在一定程度上還與雙阱工藝相關(guān)。

溝道工藝是集成電路的核心工藝之一，它確定了場效應(yīng)晶體管的基本特性，如閾值電壓、短溝道特性、噪聲特性、穿通（Punch-througb）特性等，其目的是使場效應(yīng)晶體管具有穩(wěn)定的符合要求的電學(xué)參數(shù)，如閾值電壓等。隨著器件尺寸的不斷縮小，出現(xiàn)了很多會(huì)影響閾值電壓的因素，如柵氧厚度的波動(dòng)，多晶硅柵長和寬度的變化，多晶硅柵的耗盡效應(yīng)和摻雜的波動(dòng)，側(cè)墻的寬度，以及源漏注入LDD 等。例如，為了改善短溝道效應(yīng)，側(cè)墻和輕摻雜漏工藝在20 世紀(jì)80 年代被引入。為了控制器件的穿通，在溝道區(qū)之間注入的基礎(chǔ)上，也使用了大角度回轉(zhuǎn)的從柵的側(cè)面注入。接下來先后引入了氮氧化硅柵介質(zhì)和高K柵介質(zhì)層，以解決柵氧化層變薄引起的器件特性惡化問題。所以在一定程度上說，溝道工藝己經(jīng)不再局限于溝道區(qū)的離子注入。例如，對(duì)于 40nm 以下的工藝，通過源漏鍺硅(SiGe)外延對(duì)溝道區(qū)施加應(yīng)力，可以提高 MOSFET 的開關(guān)速度。

由于 SoC 的應(yīng)用越來越廣泛，在一個(gè)集成電路中會(huì)有多種特性的場效應(yīng)晶體管存在，它們工作在不同的電源電壓和閾值電壓條件下，同時(shí)器件尺寸（長寬）持續(xù)縮小，電源電壓持續(xù)下降也導(dǎo)致閾值電壓隨之下降，這就使得器件的漏電和噪聲問題變得越來越難以解決，隨機(jī)因素顯著增加，因此給溝道工藝帶來了嚴(yán)峻的挑戰(zhàn)。

審核編輯 ：李倩