傳統的微控制器（MCU）架構（具有處理器、片上閃存和外設輸入或輸出器件）在40多年來基本保持不變。然而，新興的應用程序和用例正在破壞這種長期建立的設計范式，因為系統要求不斷發展，這些要求：

大量代碼和/或

大量的處理和性能

例如，考慮小型連接設備（如物聯網端點）或可穿戴設備（運行高級蜂窩或無線協議，如LTE-M，NB-IoT或Wi-Fi）的激增。這些通信堆棧包含大量代碼，由于應用軟件的龐大規模，通常不適合MCU的嵌入式閃存。

或者考慮人工智能（AI）和推理應用程序的快速增長，這些應用程序需要在網絡邊緣提供大量的數據處理性能，這反過來又會帶來高水平的功耗。為了滿足這些對更高性能和更高能效的雙重競爭要求，設計人員可以在更現代的工藝技術（如22nm甚至更精細的幾何形狀）上構建設計。但是，這些較新的工藝節點不提供片上閃存。

這些用例給邊緣設備設計人員帶來了挑戰：如何設計一種架構，提供執行大量代碼所需的性能和內存空間，同時遵守極低功耗和更小芯片占位面積的限制。

內存擴展架構

答案是將部分或全部MCU閃存放在片外，以就地執行或XiP模式運行。XiP是一種直接從外部閃存執行代碼的方法，而不是首先將其從閃存復制到RAM，然后從該RAM執行程序。由于XiP架構中的閃存位于芯片外部，因此設計人員不受芯片上容納的存儲器量的限制 - 外部存儲器可以根據需要盡可能大，以有效處理非常大的代碼集。

這種新型MCU架構的一個主要例子是恩智浦的RT系列“交叉處理器”，例如 i.MX RT1050。設計靈活性是這些器件的主要優勢之一，因為它們不包括內部閃存，而是使用外部存儲器，這使得這些MCU能夠根據應用的要求容納任何大小的代碼和數據存儲器空間。此外，通過從芯片中移除嵌入式閃存，恩智浦能夠在芯片上放置其他功能，以幫助優化以提高性能或能效。

將閃存放在片外還可以在更先進的工藝節點（低于40nm）中制造處理器，以支持更高的處理速度、更高的能效和更低的成本。嵌入閃存具有挑戰性，特別是對于現代工藝技術，嵌入閃存所需的額外制造步驟顯著增加了硅的成本。采用片上閃存設計的MCU必須吸收該過程的成本- 比沒有閃存的相同版本的該過程貴約30%至40% - 以及閃存本身的面積成本。

然而，要打造成功的XiP架構，設計人員不能只使用任何閃存。串行閃存通常用于應用程序存儲，例如PC中的BIOS。為此，閃存模塊的性能或電源效率并不是特別重要，因為它僅在啟動時用于將閃存的內容復制到RAM。然而，當在XiP架構中使用閃存時，軟件是按需從外部存儲器中獲取的，這意味著高性能和高能效變得至關重要。

Adesto設計了一種閃存設備，該設備經過專門優化，可作為XiP微架構的外部存儲器運行。Adesto EcoXiP Octal xSPI非易失性存儲器（NVM）利用串行閃存技術的進步來滿足高性能要求，使閃存設備能夠以隨機訪問來自恩智浦RT1050等設備的讀取請求進行響應，并以低延遲和高吞吐量提供指令和數據。

閃存挑戰1：性能瓶頸

構建外部閃存系統以在 XiP 架構中作為隨機存取存儲器運行會帶來許多挑戰。首先，處理器和外部閃存是獨立的設備，通過串行總線接口連接。在傳統的串行接口中，數據以串行方式傳輸，一次通過一條線路傳輸。這引入了性能瓶頸和數據流延遲，特別是在具有高性能要求的系統中。

Adesto 設計了 EcoXiP 來快速響應來自主機 MCU 的讀取請求，并以低延遲和高吞吐量提供指令和數據。事實上，EcoXiP 器件符合 JEDEC 最新的八通道 SPI 協議 （xSPI），使通信速度比單線串行閃存快得多。EcoXiP 提供多線智能串行外設接口，可加快 CPU 和外部閃存之間的數據流，允許數據一次通過八條并行數據線傳輸。

此外，生態優化還具有雙倍數據速率 （DDR） 功能，這是高速數字內存中常見的功能。DDR的工作原理是在串行時鐘的上升沿和下降沿發送數據位。現代串行閃存器件的時鐘速度大于100MHz，并且由于發送數據位只需要半個時鐘周期，因此DDR有可能使外部存儲器的吞吐量翻倍。將八進制接口與 DDR 功能相結合，可將 xSPI 協議的吞吐量提高到單線串行閃存 16 倍。

EcoXiP 還通過減少命令接口的開銷來解決延遲問題。“帶包裝的突發讀取”命令的“連續”模式通過減少后續讀取數據所需的時鐘周期數，允許更快地訪問數據。使用此命令消除了發送命令和地址的需要，然后在連續的緩存未命中中等待陣列訪問時間（虛擬周期）。這可以節省大約20個周期，從而減少CPU看到的平均延遲。

閃存挑戰2：電源效率

構建具有離散CPU和外部閃存的XiP系統的另一個挑戰是，除了相互通信所需的能量外，為這兩個獨立的設備供電可能會增加系統的總能耗。EcoXiP 的設計通過在 XiP 模式下提供具有競爭力的功耗來降低這種風險。對于 133MHz 八通道 SPI 讀取，EcoXiP 讀取電流通常為 35mA，約為類似八通道 SPI 器件速率的一半。此外，EcoXiP 還提供可配置強度的 I/O 驅動程序。優化驅動程序的強度可最大限度地降低 CPU 與 EcoXiP 之間通信所需的功耗。

此外，EcoXiP 在 CPU 不需要閃存時提供深度省電模式和超深度省電模式。在超深省電模式下，該器件通常消耗 200 nano 安培，從而實現極低的功耗，對喚醒時間的影響很小。

與基于RAM的系統相比，超深度省電模式提供了XiP的另一個優勢。該模式下閃存的功耗明顯低于片上SRAM或外部DRAM的功耗。一些基于RAM的系統設計人員會選擇在深度睡眠時關閉存儲器的電源，但這需要從外部閃存重新加載RAM，這是一項耗時且耗電的操作。

閃存挑戰3：無線更新

XiP系統設計人員面臨的另一個挑戰是提供一種對外部閃存上的程序信息執行無線（OTA）更新的方法。使用 OTA 更新寫入閃存可能會長時間阻止閃存響應讀取，從而阻止系統執行更新所需的下一條指令，從而導致處理死鎖。

EcoXiP 的并發讀寫（也稱為邊寫讀或 RWW）允許主機處理器繼續從閃存陣列的分區讀取數據，同時修改另一部分的數據。例如，涉及對串行閃存進行擦除和編程操作的定期數據記錄不會使XiP程序處于暫停狀態。借助 RWW 功能，編程期間的指令和數據獲取將照常在閃存的不同分區中繼續進行。

Adesto與為微電子行業開發開放標準和出版物的全球領導者JEDEC密切合作，為MCU如何與XiP架構中的串行閃存設備進行通信建立標準。阿德斯托是第一家實施所有串行閃存 JEDEC 標準的閃存制造商，包括 JESD216D、JESD251 和 JESD252，因此遵守這些標準的設計人員可以可靠地實施 EcoXiP，以構建針對 XiP 架構優化的高級器件。

結論

雖然片外閃存不是芯片設計人員面臨的每個挑戰的答案，甚至不是每個系統或應用的答案，但XiP架構能夠支持可擴展的外部軟件和數據存儲空間，以適應新興用例，特別是對于邊緣物聯網和人工智能應用。將外部串行閃存與嵌入式處理器結合使用，可提供高度可擴展的平臺，以應對當今不斷發展的嵌入式系統面臨的許多挑戰。

審核編輯：郭婷