1.III-V互補金屬-氧化物-半導體

與硅半導體材料相比，鍺硅 （SiGe）、鍺（Ge）和III-V族化合物半導體材料具有更高的遷移率，可作為 CMOS 場效應(yīng)晶體管的溝道材料，以使硅基CMOS 的微縮規(guī)則繼續(xù)延伸。這些材料在集成工藝上仍面臨如下挑戰(zhàn)。

（1）鍺和III-V族化合物具有比硅更高的介電常數(shù)和較小的帶隙，若用于平面 CMOS 溝道材料，會有較大短溝道效應(yīng) （Short Channel Effeet， SCE）和泄漏電流;但對于 FinFET 結(jié)構(gòu)的 CMOS，則可以提供更好的靜電控制溝道能力，并減少泄漏電流。目前，鍺、鍺硅和銦鎵銻（InGaSb）都具有高空穴遷移率，有望用于p型溝道材料。銦鎵砷（InGaAs）是n型溝道材料的首選，但在優(yōu)化接觸電阻、減少關(guān)態(tài)電流、提高可靠性和改進硅集成工藝上，仍存在諸多困難。

（2）為了避免使 CMOS 集成工藝復(fù)雜化，采用單一溝道材料的系統(tǒng)會更有利于形成良好性能的n型和p型MOS 場效應(yīng)晶體管。鋁鎵銻 （AIGaSb）/銦鎵銻（InGaSb）結(jié)構(gòu)是一個很好的選擇，因為其能帶排列可使電子和空穴趨向高遷移率。

（3）非硅材料的集成工藝：大的晶格失配（如鍺晶格失配約為 4%，銦鎵砷In0.53Ga0.47As晶格失配約為 8%） 會在半導體層中產(chǎn)生大量的晶格缺陷。

2.隧道場效應(yīng)晶體管

隧道場效應(yīng)晶體管 （Tunneling FET， TFET） 比傳統(tǒng)的 CMOS 場效應(yīng)晶體管具有更優(yōu)異的開關(guān)特性，更適用于超低功耗的電路。TEFT 器件的操作機制是基于電子在能帶間隧道穿透 （Band To Band Tunneling，BTBT） 的特性；這種帶間隧道穿透電流又稱為柵致漏極泄漏 （Gate Induced Drain Leakage，GIDL） 電流。最簡單的器件結(jié)構(gòu)是一個反向偏壓的柵極控制的 p-i-n 二極管（Gated Pin Diode），利用柵極上的電壓可以關(guān)閉或打開-TFET器件。TFET 的關(guān)態(tài)電流通常此傳統(tǒng)的MOSPET 的關(guān)態(tài)電流要低數(shù)個數(shù)量級。

T FET 的亞閾值斜率（SS）可以比傳統(tǒng) MOSFET 的亞閾值斜率極限值（60mV/ decade）更小。在傳統(tǒng) MOSPET 電路的工藝設(shè)計上，需要通過降低柵致漏極泄漏 （GIDL）電流來減少關(guān)態(tài)電流;但在TFET 的電路中，源極卻要增強 GIDL 帶間隧道穿透電流以增強器件的工作電流。

因此，TFET 器件可以選擇具有較小帶隙的半導體材料，如銦鎵砷（InGaAs）或鎵砷銻（GaAsSb），以產(chǎn)生較高的 BTBT 電流。異質(zhì)結(jié)構(gòu)的 TFETs（如源極用低帶隙材料，漏極用高帶隙材料），還可以利用能帶工程設(shè)計（如斷裂間隙和交錯間隙結(jié)構(gòu)的能帶排列等）進一步優(yōu)化器件特性。邏輯電路需要采用互補式的 TFET 技術(shù)，n-TFET 的設(shè)計已經(jīng)比較明確；但 p-TFET 的設(shè)計則較難，其原因是受到 Fermi 簡并的影響，限制了 p-TFET 達到更低的亞閾區(qū)斜率（60mV/decade）。

簡言之，窄帶隙材料可以實現(xiàn)應(yīng)用在 IoT 上的超低功耗電路的低亞閾區(qū)斜率器件（如TFET）。除此之外，III-V族材料和2D半導體材料（如WSe2 和MoS2）也可能應(yīng)用在TFET上。

3. 二維材料溝道 （2D-Material Channel）

由于 2004 年以來石墨烯的開拓性研究，使得二維（2D）材料受到極大關(guān)注。但石墨烯具有零帶隙特性，并不適合作為 MOSFET 的溝道材料。最近，單層或多層的二硫化鉬（MoS2）或二硒化鎢（WSe2）己被證明具有足夠大的帶隙、合理的遷移率、超薄溝道（器件具有縮小能力）和可彎曲性（適用于柔軟性電子），可作為 MOSFET 的溝道材料。

雖然這些 2D材料的遷移率僅達到中等數(shù)值，但用作 MOSFET 的溝道材料可實現(xiàn)特殊的功能：由于單層原子2D材料非常薄，有利于用作超薄的溝道層（超越了傳統(tǒng)的硅MOSFET 的極限）；由于這些2D材料是可彎曲的，適用于有柔軟性要求的電子器件，可拓展新的應(yīng)用領(lǐng)域。

與大多數(shù)2D材料相比，傳統(tǒng)的柔軟性電子器件材料（如有機和非晶質(zhì)半導體、金屬氧化物等）的遷移率要低很多。但是，將2D材料應(yīng)用于柔軟性電子器件仍面臨許多挑戰(zhàn)。

采用2D材料的晶體管具有超薄（最終能達到原子層級厚度，小于 1nm）和可彎曲的特點，且具有比傳統(tǒng)半導體更低的介電常數(shù)，利用這些特性可有效抑制短溝道效應(yīng)，從而實現(xiàn)極短的溝道。

此外，2D材料具有較大的電子等效質(zhì)量，可以抑制源漏間的直接隧道穿透電流。雖然較低的介電常數(shù)會產(chǎn)生較小的柵極電容（單位面積），降低導通電流和跨導，但從2D材料具有的諸多優(yōu)點綜合來看，2D材料 CMOS 有望最終超越傳統(tǒng)的硅基器件而實現(xiàn)更小的尺寸極限。

審核編輯 ：李倩