目前為止，常見的電路包括多路復用器、解復用器、編碼器、解碼器、奇偶校驗發生器和校驗器等被稱為組合邏輯電路。在這些類型的電路中，輸出僅取決于輸入的當前狀態，而不取決于輸入或輸出的過去狀態。

除了很小的傳播延遲外，當輸入發生變化時，組合邏輯電路的輸出會立即發生變化。

還有另一類電路，其輸出不僅取決于當前輸入，還取決于過去的輸入/輸出。這些類型的電路稱為順序邏輯電路。那么，如何獲得“之前的輸入/輸出”數據?所以必須有某種“內存”來存儲數據以備后用。可以存儲數據并充當“內存”單元的設備或電路稱為鎖存器或觸發器。

使用反相器的觸發器

觸發器是一種基本的存儲單元，可以存儲1位數字信息。它是一個雙穩態電子電路，即它有兩種穩定狀態：高或低。由于觸發器是雙穩態元件，其輸出保持在任一穩定狀態，直到應用外部事件(稱為觸發)。

由于它在應用輸入后很長時間仍保留輸出(除非進行了某些更改)，因此觸發器可以被視為存儲設備，它可以存儲一個二進制位。

可以使用兩個串聯的反相器設計一個簡單的觸發器，從第二個反相器的輸出到第一個反相器的輸入的反饋。以下電路顯示了使用反相器的觸發器：

令Q1為輸入，Q3為輸出。最初，假設反饋已斷開，并且通過將Q1連接到地而使其變為0(邏輯0、低電平、位0)。Q3也將為0。現在，如果連接了反饋并且輸入Q1與地斷開，則Q3仍將繼續為0。

同樣，如果用1(邏輯1，高電平，位1)重復相同的過程，而不是接地，則輸出Q 3保持在 1。

上面是一個簡單的觸發器，有兩個穩定狀態，它保持在一個特定的狀態，因此是一個內存，直到出現外部事件觸發(這種情況下比如輸入變化)。

SR觸發器

上述基于反相器的觸發器只是為了理解工作原理，但它沒有任何實際用途，因為沒有提供任何輸入。這就是NOR和NAND門發揮作用的地方。其實，上述基于反相器的觸發器可以使用NOR門實現，如下圖所示：

現在忽略“R”和“S”值，這里以更傳統的形式重新繪制上述電路，并將Q2重命名為Q ，將Q3重命名為Q-(注意，字母上面的一橫表示低電平有效，為方便寫出，本文以“-”代替一橫)。

可以看出，觸發器有兩個輸入：R和S以及兩個輸出：Q和Q-，從表示中可以清楚地看出輸出是相互補充的。現在嘗試分析輸入的不同可能性及其對應的輸出。

這里要注意的重要一點是，對于NOR門，邏輯“1”是主要輸入，如果其任何一個輸入是邏輯“1”(高)，則輸出為邏輯“0”(低)，不考慮其它輸入。

情況1：R = 0和S = 0

在第一種情況下，兩個或非門的輸入都是邏輯“0”。由于它們都不是主要輸入，因此它們對輸出沒有影響。因此，輸出保留了它們以前的狀態，即輸出沒有變化。此條件稱為保持條件或無變化條件。

情況2：R = 0且S = 1

在這種情況下，“S”輸入為1，這意味著或非門B的輸出將變為0。結果，或非門A的兩個輸入都變為0，因此或非門A的輸出和因此Q的值為1(高)。由于輸入S處的“1”使輸出切換到其穩定狀態之一并將其設置為“1”，因此S輸入稱為SET(置位)輸入。

情況3：R = 1且S = 0

在這種情況下，“R”輸入為1，這意味著或非門A的輸出將變為0，即Q為 0(低電平)。結果，或非門B的兩個輸入都變為0，因此或非門B的輸出為1(高電平)。由于輸入R處的“1”使輸出切換到其穩定狀態之一并將其重置為“0”，因此R輸入稱為RESET(復位)輸入。

情況4：R = 1 且 S = 1

這種輸入條件是禁止的，因為它會強制兩個或非門的輸出變為0，這違反了互補輸出。即使應用了此輸入條件，如果下一個輸入變為R = 0和S = 0(保持條件)，也會導致或非門之間出現“競爭條件”，從而導致輸出處于不穩定或不可預測的狀態。

因此，根本不使用輸入條件 R = 1和S = 1。

所以，基于上述情況和不同的輸入組合，SR觸發器的真值表如下表所示。

SR觸發器的邏輯符號如下所示：

使用NAND門的SR觸發器(技術上稱為RS-觸發器)

SR觸發器也可以通過兩個NAND門的交叉耦合來設計，但是Hold和Forbidden狀態是相反的。它是一個低電平有效輸入SR觸發器，因此稱之為RS-觸發器。使用與非門的SR觸發器電路如下圖所示：

關于NAND門的一個重要點是它的主要輸入是0，即，如果它的任何輸入是邏輯“0”，則輸出是邏輯“1”，而與其他輸入無關。僅當所有輸入為1時，輸出為0。考慮到這一點，下面看看基于NAND的RS-觸發器的工作原理。

情況1：R- = 1且S- = 1

當S-和R-輸入都為高時，輸出保持在先前的狀態，即它保存先前的數據。

情況2：R- = 1 且S- = 0

當R-輸入為HIGH且S-輸入為LOW時，觸發器將處于SET狀態。當R-為高時，與非門B的輸出，即Q-變為低。這導致與非門A的兩個輸入都變為低電平，因此與非門A的輸出即Q變為高電平。

情況 3：R- = 0且S- = 1

當R-輸入為LOW且S-輸入為HIGH時，觸發器將處于RESET狀態。由于S-為高電平，與非門A的輸出即Q變為低電平。這導致與非門B的兩個輸入都變為低電平，因此與非門B的輸出即Q-變為高電平。

情況 4：R- = 0且S- = 0

當R-和S-輸入均為低電平時，觸發器將處于未定義狀態。因為S和R的低輸入，違反了觸發器的規則，即輸出應相互補充。因此，觸發器處于未定義狀態(或禁止狀態)。

下面的真值表總結了在NAND門SR觸發器的工作原理：

另外，通過反轉輸入可以將使用NAND門的RS-觸發器轉換為具有與常規SR觸發器相同的真值表。除了使用反相器，還可以使用具有公共輸入的與非門，如下圖所示。

簡單SR觸發器的問題在于它們對控制信號的電平敏感(盡管圖中未顯示)，這使得它們成為透明設備。為了避免這種情況，引入了門控或時鐘SR觸發器(無論何時使用SR 觸發器，它通常指的是時鐘SR觸發器)。時鐘信號使設備邊沿敏感(因此沒有透明度)。

時鐘SR觸發器

目前主要有兩種類型的時鐘SR觸發器，分別是基于NAND和NOR。使用NAND門的時鐘SR觸發器電路如下圖所示：

該電路是通過在基于NAND的SR觸發器上添加兩個NAND門而形成的。當額外的與非門反轉輸入時，輸入為高電平有效。時鐘脈沖作為兩個額外與非門的輸入。因此，時鐘脈沖的轉換是該設備運行的關鍵因素。現在假設它是一個上升沿觸發設備，這個觸發器的真值表如下所示：

同樣可以通過使用或非門來實現。使用NOR門的時鐘SR觸發器電路如下所示：

上圖圖顯示了RS觸發器的結構(因為R與輸出Q相關聯)，SET和RESET的功能保持不變，即當S為高電平時，Q設置為 1，當 R為高電平時，Q為重置為0。

應用示例

SR觸發器是非常簡單的電路，但由于其非法狀態，S和R都為高電平(S = R = 1)，因此在實際電路中沒有廣泛使用。但它們用于開關電路，因為它們提供簡單的開關功能(在置位和復位之間)。

一種這樣的應用是開關去抖動電路。SR觸發器用于消除數字電路中開關的機械彈跳。

機械彈跳

機械開關在按下或釋放時通常需要一些時間并振動幾次才能穩定下來，開關的這種非理想行為稱為開關彈跳或機械彈跳。這種機械彈跳往往會在低電壓和高電壓之間波動，這可以通過數字電路來解釋。

這可能會導致脈沖信號的變化，而這些不需要的脈沖系列將導致數字系統無法正常工作。

例如，在信號的這個反彈周期中，輸出電壓的波動非常大，因此寄存器計數多個輸入而不是單個輸入。為了消除數字電路的這種行為，使用了開關去抖電路，在這種情況下，使用了SR觸發器。

SR觸發器如何消除機械彈跳?

根據當前狀態輸出，如果按下置位或復位按鈕，則輸出將以計數多個信號輸入的方式發生變化，即電路可能會接收到一些不需要的脈沖信號，因此由于機械彈跳作用機器，Q的輸出沒有變化。

按下按鈕時，觸點將影響觸發器的輸入，并且當前狀態將發生變化，并且不會對任何其他機械開關彈跳對電路/機器產生進一步影響。如果開關有任何額外的輸入，則不會發生變化，并且SR觸發器將在一小段時間后復位。

因此，只有在SR觸發器執行狀態更改后，即僅在接收到單個時鐘脈沖信號后，才能使用相同的開關。

開關去抖電路的電路如下所示：

開關的輸入接地(邏輯0)，有兩個上拉電阻連接到每個輸入。它們確保當開關在觸點之間時觸發器輸入S和R始終為1。

另一個電路可以用NOR SR觸發器構成，如下圖所示：

開關的輸入連接到邏輯1，有兩個下拉電阻連接到每個輸入。它們確保當開關位于觸點a和b之間時，觸發器輸入S和R始終為0。

用于消除機械開關抖動的常用IC是MAX6816 – 單輸入、MAX6817 – 雙輸入、MAX6818 – 八輸入開關去抖動 IC。這些IC包含帶有SR觸發器的必要配置。

總結

以上就是關于SR觸發器的基本內容，主要包括SR觸發器的工作原理、使用NOR和NAND門的實現、時鐘SR觸發器以及SR觸發器的重要應用。

需要注意的是，術語“latch(鎖存器)”和“flip-flop(觸發器)”將作為同義詞使用，盡管在技術上它們略有不同。簡單來說，觸發器是一個時鐘控制的鎖存器，即只有在有時鐘信號(高或低電平，取決于設計)時，輸出才會改變。