來源：半導體芯科技編譯

在過去幾十年里，摩爾定律(Moore’s Law)已被淘汰的預言不絕于耳，對于這個行業來說，這并不令人震驚。然而，令人驚訝的是，市場驗證過的替代產品數量令人眼花繚亂，而且還在不斷增長。其中包括各種類型的先進封裝，其中一些已經在使用中，以及大量的新材料、新穎的互連方案，以及增加現有工藝節點密度的不同方法。因此，盡管幾乎所有的設計或制造障礙都可以通過足夠的時間、精力和投資來克服，但在大多數情況下，有多種方法可以實現相同的目標，提高性能、降低功率，在某些情況下，還可以以更低的成本實現。

“我們最近看到的趨勢是，能夠將最先進的技術的價值貨幣化的公司越來越少，”Lam Research計算產品副總裁David Fried說。“5納米技術的客戶比7納米技術的客戶少，7納米技術的客戶比10納米技術的客戶少，因為能夠從開發這些新產品所需的大量資本投資中提取價值的公司數量較少。你會看到這種趨勢繼續下去。如果你不能利用規?；膬r值，無論是實力、性能、面積還是產量，那么你就不應該規?；?。這個決定必須在產品層面做出。某些產品將由他們的所有者分析固定成本和經常性成本，所有者將決定，如果你保持在7nm，而不是跳到5nm，業務方面會更好。你會看到很多公司做出這樣的決定。”

圖1:摩爾定律及其實際應用。來源:Max Roser, Hannah Ritchie, CC BY 4.0via Wikimedia Commons/Wikipedia

雖然一些器件和市場將支持持續的經濟規模，但目前還不清楚在單個SoC與先進封裝中會完成多少。

Fried說:“公司對他們想用最先進的技術生產的產品非常挑剔。“他們使用最先進的技術制造產品中密度最高的部分，這完全是一種功能集成。即使他們無法通過訪問那些先進節點獲得直線數據流性能，他們也可以在相同的內存占用區中獲得更多的數據流和數據路徑。顯然，他們已經做了計算，表明他們可以在產品層面盈利是一個優勢。”

然而，每個自定義配置都有其獨特的權衡。平面縮放由代工廠的工藝規則定義的。展望未來，在芯片將如何封裝和使用，這些需要權衡。因此，器件可能包括在不同流程節點上開發的不同芯片或芯片，這些芯片可能會根據最終應用程序和用例以及正在處理的數據類型而有很大的差異。在AI/ML的情況下，它可以根據所需的準確性或精度水平而變化。

更糟糕的是，還需要根據封裝或系統中的其他組件的可變性來理解器件。噪聲會影響相鄰芯片的信號完整性。機械應力會引起翹曲，并影響各種類型的互連線。清潔、拋光、剝離和蝕刻留下的納米顆粒會破壞系統的功能。同樣，組件的可用性、EDA工具的差距以及人才的短缺也會造成影響。

隨著選擇數量的增加，以及芯片制造商針對不同終端市場客戶的需求，選擇變得更加令人困惑。例如，在汽車領域，有多種可能的架構來處理安全關鍵數據，不同的汽車制造商通常采用獨特的方法來優化各種功能。同樣，云數據中心已經開發并繼續完善針對其特定需求和數據類型而設計的芯片架構。在其他市場，軟件功能越來越多地與專門為這些功能開發的硬件相匹配，無論是這些功能集成到一個芯片、多個芯片縫合在一起，或多個不同的芯片或芯片封裝在一起。

imec高級研究員Eric Beyne表示:“某些技術對某些解決方案或某些問題有好處，但它們不會對所有問題都有好處?！薄耙虼?，對于扇入、扇出和封裝內層壓板系統，確實有一整套技術將會很有用。但這取決于你想解決什么問題。如果你想想手機的射頻模塊，它們實際上是50個組件的集合。但這些部件的連接相對較少。你無法在AI內存邏輯分區中實現同樣的互連密度?！?/p>

圖2:三維互聯景觀。來源:imec

在這種情況下，可伸縮性只是前沿設計的眾多因素之一，甚至同一封裝內的數字邏輯也可能在不同的節點上開發，這取決于不同類型的數據對終端用戶的重要程度。例如，AI處理(或機器學習或深度學習)數據，越來越多地包含在器件中，利用了與CPU或MCU中的傳統處理元素不同的架構。人工智能芯片結果的準確性和及時性取決于數據在局部存儲器之間來回移動的速度、不同處理元素的性能和數據的量——質量好的數據越多越好——以及這些芯片是被用于數據中心還是邊緣設備。它可能需要進一步細化，以支持并行或異步處理，或兩者兼而有之。雖然這對人工智能芯片很有效，但對于設備內的其他類型的數據或功能來說，這肯定不是一種節能的方法。

許多前進的道路

摩爾定律一度被認為是半導體進步的基準，但它本身正在分裂。技術擴展可以繼續，在3納米的時候獲得足夠的產量將是一個挑戰。不過，沒有任何一種技術能夠阻礙繼續擴大規模。

真正的限制因素是成本，這促使芯片制造商尋找替代方案，如在一個先進封裝中混合多個芯片，并從每個節點中獲取更多。這為過去討論過的技術打開了大門，但在縮放被認為是最好的前進道路時，這些技術從未被廣泛采用。

使用多光束電子束光刻技術在掩模上打印曲線形狀的能力就是這樣一種技術。與打印錯位的多邊形或方孔相比，可以打印的設備的形狀要精確得多。這反過來又使現有節點的密度更高。

"即使我們有一個純粹的'曼哈頓'設計--所以布局設計師畫出這兩個矩形的尖端，不管最小的設計規則是什么，即使在晶圓上有精心設計的OPC來控制光刻線，以及晶圓光刻工藝的回撤和圓角--在實際的掩模上仍然會有圓角，"西門子EDA產品開發高級總監John Sturtevant說。"有了這些多光束掩模寫入器，我們可以更積極地進行OPC修正。我們可以利用這樣一個事實，即如果我們知道我們將有一個彎曲的線性掩模，我們可以變得非常激進，并以掩模寫入器會受到懲罰的方式利用這種彎曲度，因為沒有足夠的成本效益權衡。

除此之外，縮放比例開始走向垂直，因此不再以平方毫米測量芯片，而是越來越多地以立方毫米測量。這為整個供應鏈增加了一系列新的復雜性，從設計工具到機械應力和各種粘合技術。它還使檢查和測量從材料沉積和蝕刻到新材料的一切變得更具挑戰性，并要考慮到過去從未被認為是問題的運動。

就像芯片行業的大部分歷史一樣，擴展已被充分理解和證明的東西，總是比轉向未被嘗試的東西問題要小。這發生在光刻技術、晶體管結構、材料、各種制造工藝以及EDA工具上。這反過來又影響了新方法被添加和采用的速度。業內人士仍然提到過去的轉變，如在130納米節點從鋁到銅的互連，或在16/14納米從平面晶體管到鰭狀FET。隨著可靠性問題的增加，這類轉變尤其困難，而且更加耗時和昂貴。

縱向擴展也會產生需要解決的熱量挑戰。即使是平面芯片上的鰭式場效應晶體管和全門控場效應晶體管（納米片、納米線等）也是如此，其動態功率密度可能變得非常有問題，以至于在任何時候都只能使用部分晶體管。但是，當芯片堆疊在一起時，問題就更具挑戰性。

芯片之路

目前有許多類型的封裝。在過去，封裝除了保護電子電路不受損害外，沒有什么其他作用。但封裝技術本身正在變得更加個性化。日月光營銷和傳播總監Evelyn Lu在最近的一篇博客中指出了系統級封裝的各種應用，即使在幾年前，這些應用也會在PCB上的一個或多個芯片上完成。但在可聽設備--助聽器、藍牙耳塞、智能手表和智能眼鏡等應用中，對更小尺寸的需求要求在一個非常小的封裝中集成多個芯片，而且耗電量非常小。她寫道："例如，30多個元件可以集成在一個尺寸為4毫米×8毫米，或4.55毫米×9毫米的單一芯片上，極大地減少了產品的尺寸，其整體重量也減少了1克或更多，"。

圖3助聽器SiP和模塊。來源:日月光半導體

這可以通過使用目前正在開發的工業標準來表征和連接的芯片來進一步加速。其目的是增加設計的靈活性，縮短上市時間，并大大減少開發電子系統所需的凈增值。

"在我職業生涯的前20年里，我們主要是做單片SoC集成，""你會把所有的功能集中在一個芯片中--CPU、GPU、內存控制器。但現在人們意識到這已經達到了極限。所以你把它分成幾塊，我們稱之為chiplets。有時你可以選擇不同的技術方案，為特定功能進行優化。這僅僅是個開始。這一切都始于HPC，因為這是你目前獲得最大收益的地方。但在未來，我們將需要數量，而數量通常來自消費電子產品，無論是手機還是PC。這是冰山一角，未來我們希望越來越多的產品--尤其是主流消費產品--能夠從這種新的芯片集成方案中受益，無論是成本、功率，還是外形尺寸，因為這些產品應用都會轉向這種方案。我們會把量提上去，但我們還沒到那一步。"

提高芯片數量的關鍵因素之一是以一種可預測的方式來互聯這些硬IP塊。業界正在努力實現這一目標，其中一個是開放計算項目的ODSA，另一個是通用芯片互連快遞組織。全球的政府機構也在開發他們自己的方案。

結論

未來的挑戰將不是沒有足夠的選擇來推動定制和半定制設計，或者摩爾定律正在失去動力。更大的障礙是要弄清楚，在眾多可能的選擇中，哪一個是最好的，或者至少對特定的應用程序和終端市場足夠好。

如果以以往的經驗為指導，芯片行業最終將縮小可能性的數量，以實現規模經濟和縮短上市時間。這是Makimoto 's Wave的精髓，在芯片行業的大部分歷史中都是如此。但是，還有更多的變數需要消化，還有更多的變數即將出現，還有一些發展中市場，這些市場要么從未存在過，要么從未如此嚴重地依賴先進的半導體技術。因此，芯片設計和制造可能需要更長的時間才能回歸商品化。

近期會議

2022年8月25日The13th CHIP China Webinar，誠邀您共同探討車規級芯片檢測、SLT測試、存儲芯片測試、半導體測試設備發展趨勢等話題，面對5G、大數據、人工智能等新興市場的崛起，滿足半導體企業間的測試對接需求。

《半導體芯科技》（Silicon Semiconductor China, SiSC）是面向中國半導體行業的專業媒體，已獲得全球知名雜志《Silicon Semiconductor》的獨家授權；本刊針對中國半導體市場特點遴選相關優秀文章翻譯，并匯集編輯征稿、國內外半導體行業新聞、深度分析和權威評論、產品聚焦等多方面內容。由雅時國際商訊（ACT International）以簡體中文出版、雙月刊發行一年6期。每期紙質書12,235冊，電子書發行15,749，內容覆蓋半導體制造工藝技術、封裝、設備、材料、測試、MEMS、IC設計、制造等。每年主辦線上/線下 CHIP China晶芯研討會，搭建業界技術的有效交流平臺。獨立運營相關網站。

審核編輯 黃昊宇