女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

單周期CPU是什么意思呢

冬至配餃子 ? 來源:天奇工作室 ? 作者:LRC ? 2022-08-07 10:21 ? 次閱讀

CPU又名中央處理器,作為計算機系統的運算和控制核心,是信息處理、程序運行的最終執行單元。Logisim是一款邏輯電路設計仿真軟件,我們可以在這個軟件上面繪制各種邏輯電路,當然也包括CPU。

電腦中有intelAMD、Apple的CPU,手機中也有華為、高通、Apple的SOC,每次我研究這些他們設計的硬件時,總是覺得研究得不能很深入,往往只是看看官網參數和一些評測數據罷了。但是有些時候,總是有那么些不合常理的存在讓我對CPU的認知一次又一次地被刷新。半年前是AMD(他們的筆記本CPU性能竟然直逼臺式機),幾個月前是Apple(他們的15W的M1芯片竟然砍倒一片幾十W乃至幾百W的臺式機CPU,核顯更是劍指獨顯)。這使我很煩躁,因為只是在外頭看個熱鬧,很多原因我不能探明。所以就有了以下的一切。

這是第一章節《單周期CPU》

下面直接上圖:

poYBAGLvISaALZZLAAG7FI3XMvg377.png

這便是該CPU全貌了

左上的部分是取指單元,其作用是從指令內存中取出指令。右上是譯碼單元,其作用是把指令所需操作翻譯成電路的控制信號。右下是計算單元,通過調整對應的控制信號可以進行兩數四則運算,并且可以訪問數據內存,讀取或者寫入對應的數據。圖中有深綠、亮綠和黑色的線,深綠色意味著這條線的電壓是0V,亮綠色則為1V,黑色是因為每根黑色線都由若干根深綠或亮綠線組成,所以統一顯示成黑色。

這個CPU采用自己瞎編指令集(ISA),屬于精簡指令集。與復雜指令集的區別在于它精簡……之所以沒有使用別人的指令集是因為我還在學習,下一次更新會采用RISC-V的開源指令集。有人可能會覺得難道自己造指令集不好嗎?好又不好。這個問題我先挖個坑放著,有空我再講。

字長為16位寬,意味著每次可以做16位的二進制運算,也就是最大2的16次方(65536)的運算,可以尋65536的內存地址。目前主流在32位和64位,只有少數單片機還在用16位,下次更新會更到32位。可能有人會有疑惑,如果我要計算的數字是天文數字呢?你就是64位也不夠怎么辦?首先,我們可以多做幾次運算,這個可以通過專門的計算器程序來實現。(求積分的軟件都有這個不算什么),其次可以使用浮點運算。但是我這個CPU沒有浮點運算單元。(滑稽臉)這個挖個坑以后講。

單周期(single cycle),每個時鐘周期只能做一次運算。難道還能做好多次嗎?能的,那就是流水線或者超標量技術甚至多核心。級數越高的流水線每個時鐘周期可以做越多次的運算。五級流水線是最經典的流水線級數,當下主流的CPU的流水線級數都在8-15之間,也有20多的超流水線。但是流水線不是越深越好,凡事都有個度。再挖個坑,以后講。

僅具備簡單加減乘除的運算功能,當然也可以寫個開方或者冪程序來支持高級運算。目前大多數的復雜運算也都是基于程序來實現的,直接固化在硬件電路中的也比較少見。據我所知,intel有把開平方寫在指令集和硬件電路中,這樣的好處是可以更快地求得結果,減少中途程序的調度過程。下一次更新會增加好多個運算電路,同時砍掉乘除,因為RISC-V中的RC32I不支持乘除指令,所以下次先砍掉。

該CPU一共有4個寄存器,沒有緩存。相比之下,目前的CPU有幾十到幾百個寄存器,以及數kb的緩存。這個也會在下次更新補足到32個的。

這個CPU的解碼部分也很有趣。我參考了x86的微指令設計。什么意思呢,就是正常的解碼電路都是靠硬件邏輯解碼硬解出來的,我這個不一樣,是像查字典一樣查出來的。這個字典就是圖右上部分的ROM。這樣的好處是不用設計電路了,實際電路生產中,如果電路設計有問題就得從頭再來,再設計再生產。但是如果是我這種設計方式,改改ROM里的數值就行了,無法是給個軟件升級。壞處也有,就是ROM實現方式占地太大,并且速度慢,功耗高。不過如果是在FPGA中大家都一樣。FPGA我就再挖個坑吧。

對了,這個CPU有個bug,就是立即數(直接在程序中給明的數)不能直接參與運算,本來實現之初是有考慮到的,這個改也不難,但是現在忙著設計第二代,算了,留點遺憾才是完美。


審核編輯:劉清


聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 邏輯電路
    +關注

    關注

    13

    文章

    502

    瀏覽量

    43189
  • cpu
    cpu
    +關注

    關注

    68

    文章

    11040

    瀏覽量

    216042
  • 中央處理器
    +關注

    關注

    1

    文章

    126

    瀏覽量

    16783
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    信創國產CPU推薦

    cpu
    jf_10805031
    發布于 :2025年04月23日 17:20:43

    Arm解讀Armv9 CPU為何是打造高性能、高能效移動計算的關鍵

    作者:Arm 終端事業部產品管理高級總監 Stefan Rosinger 在之前有關 Arm Cortex-X925 CPU 的文章中,Arm 技術專家曾探討了每時鐘周期指令數 (IPC) 作為評估
    的頭像 發表于 03-14 15:51 ?789次閱讀

    ADS1232高速測量時出現20分鐘的長周期波動,是什么原因?

    時(10次/秒),波動已經可以做到10個字以內,但是高速(80次/秒)時測值波動較大,采用4個周期的移動平均濾波后,穩定性增強,但是數據出現20分鐘的長周期波動,波動幅度在800個字,形狀類似鋸齒波,請問是什么原因
    發表于 02-14 07:11

    ADC器件連續轉換和次轉換的區別是什么?

    次轉換指的是, ADC根據信號請求對輸入信號進行一次切換,將轉換值存儲到內部轉換寄存器,然后進入斷電狀態。這種模式適用于僅需要周期性轉換,或者轉換之間有較長空閑周期的系統,從而減少功耗。 而連續
    發表于 11-28 06:23

    LMX2491能否在2us內完成一次周期?

    能否在2us內完成一次周期?我環路是按照手冊上得,我按照圖片上得設置鎖定不了
    發表于 11-08 14:19

    端甲類和推挽甲類功放的區別

    (Class A) 定義 :端甲類功放是指在放大過程中,晶體管始終處于導通狀態,即晶體管的輸出電流始終存在。 工作原理 :在端甲類功放中,晶體管的導通時間是整個信號周期的100%,這意味著晶體管在整個信號
    的頭像 發表于 10-09 17:18 ?3333次閱讀

    CPU時鐘周期與主頻的關系和區別

    CPU時鐘周期與主頻是計算機體系結構中兩個緊密相連且至關重要的概念,它們之間既存在關系又有所區別。以下將詳細闡述CPU時鐘周期與主頻的關系和區別。
    的頭像 發表于 09-26 15:46 ?3540次閱讀

    總線時鐘周期CPU時鐘周期的區別

    總線時鐘周期CPU時鐘周期是計算機體系結構中兩個重要但有所區別的概念。為了深入探討它們之間的區別,本文將從定義、作用、關系、影響因素以及實際應用等多個方面進行詳細闡述。
    的頭像 發表于 09-26 15:43 ?3830次閱讀

    CPU時鐘周期、機器周期和指令周期的關系

    CPU時鐘周期、機器周期和指令周期是計算機體系結構中三個緊密相連且至關重要的概念,它們共同構成了CPU執行指令和處理數據的基本時間框架。以下
    的頭像 發表于 09-26 15:38 ?5428次閱讀

    CPU時鐘周期的組成和作用

    CPU時鐘周期是計算機體系結構中一個至關重要的概念,它直接關聯到CPU的運行速度和性能。以下是對CPU時鐘周期的定義、組成和作用的詳細解析。
    的頭像 發表于 09-26 15:32 ?1653次閱讀

    CPU 雙項目開發實現更好的維護性和可行性應用說明

    電子發燒友網站提供《CPU 雙項目開發實現更好的維護性和可行性應用說明.pdf》資料免費下載
    發表于 09-12 09:42 ?0次下載
    <b class='flag-5'>單</b><b class='flag-5'>CPU</b> 雙項目開發實現更好的維護性和可行性應用說明

    端放大電路的6個基本特征

    半周的放大,并以端形式輸出。這意味著輸出信號僅通過一個輸出端進行傳遞。 甲類工作狀態 : 端放大電路通常工作在甲類狀態,即放大器在整個周期內都有電流流過,無論是信號的正半周期還是負
    的頭像 發表于 09-03 10:17 ?778次閱讀

    有沒有合適的帶寬能達到20M,滿足差分輸入端輸出的運放?

    發現現有的Ti的差分運放用來做差分輸入轉端輸出的話,帶寬太小,TI有沒有合適的帶寬能達到20M,滿足差分輸入端輸出的運放?有些通用寬帶運放可以的話,電路應該怎樣設計?
    發表于 08-30 08:32

    晶振頻率、脈沖、時鐘周期與機械周期的關系

    上次我們聊到了晶振的占空比,即信號在高電平持續時間與整個周期時間的比例。今天,我們來聊聊晶振頻率信號中的脈沖、時鐘周期和機械周期之間的關系。
    的頭像 發表于 07-17 14:38 ?2380次閱讀

    將ADF移植到RTOS上大概都需要哪些步驟?一般移植周期多久?

    1 ADF是免費的開源軟件嗎? 2 將ADF移植到RTOS上大概都需要哪些步驟?一般移植周期多久?
    發表于 06-28 08:03