“部分舊產品可能未提供下述 WDQS 控制信號”。但是,為了防止出現寫操作前同步信號相關故障,強烈建議為對應LPDDR4-SDRAM 的兩項 WDQS 控制信號中的任一控制信號提供支持。
對于可能未提供 WDQS 控制模式的舊 SoC,需向 DRAM 供應商咨詢,以保證寫操作/屏蔽寫操作正常執行。“
隨著 DRAM 供應商對此功能的需求日益增大,所有 LPDDR4 設計都應啟用此功能。
解決方案
Zynq UltraScale+ PS LPDDR4 內存控制器默認不提供 JEDEC 規范所建議的 WDQS 控制信號。賽靈思建議更新所有 PS LPDDR4 設計。
發布此設計咨詢時,尚未觀測到任何功能性故障,但客戶應向 DRAM 供應商咨詢,在選擇不升級其設計的情況下如何保證寫操作/屏蔽寫操作正常運行。
解決方法:
在 Vivado IP integrator 中的“處理器系統 (Processing System)”塊上,設置 PSU_DDRC_VENDOR_PART=HYNIX。
可通過如下 Vivado Tcl 命令來完成此操作:
set_property CONFIG.PSU__DDRC__VENDOR_PART HYNIX [get_bd_cells /zynq_ultra_ps_e_0]
請參閱隨附的 2019.1 版本補丁,其中包括針對 (Xilinx Answer 76182) 的修復程序。
以上 Hynix 選項也必須與補丁一起設置。
安裝/使用:
根據該補丁的內容,我們建議使用方法 1 來應用該補丁。
方法 1:
1. 導航至 $XILINX_VIVADO/patches 目錄 (Linux) 或 C:\Xilinx\Vivado\\patches (Windows) (如果此目錄不存在,請創建此目錄)。
2. 將 .zip 歸檔的內容壓縮到名稱以 AR72499 開頭的目錄中。
注:大多數壓縮工具支持您自動創建與 zip 文件同名的目錄
3. 從原始安裝位置運行 Vivado 軟件工具。
方法 2:
創建一個包含補丁文件的單獨目錄
1. 將 .zip 歸檔的內容解壓到所期望的補丁目錄位置。
2. 將隨點變化的 MYVIVADO XILINX_PATH 環境設置為該補丁目錄下的 Vivado 目錄
i.e. set XILINX_PATH=C:\XILINX_PATH\vivado-patch-AR72499\vivado\
3. 從原始安裝位置運行 Vivado 軟件工具。
方法3:覆蓋現有 Xilinx 安裝區域中的文件
1. 應先將相應目錄中的原始文件移至其它目錄或重命名,然后再將歸檔文件復制到這些位置。
2. 將“.zip”存檔文件的關鍵文件內容提取到您正在打補丁的軟件工具目錄下。
3. 從原始安裝位置運行軟件工具。
受影響的配置:
所有 PS LPDDR4
分辨率
Vivado 2019.2 及更高版本在使用 LPDDR4 時將始終啟用 WDQS 設置,無論是否使用該參數都是如此。
-
軟件
+關注
關注
69文章
5117瀏覽量
88923 -
程序
+關注
關注
117文章
3820瀏覽量
82391 -
Vivado
+關注
關注
19文章
828瀏覽量
68205
發布評論請先 登錄
AM625SIP 通用系統級封裝,采用 Arm? Cortex-A53? 和集成 LPDDR4數據手冊

燦芯半導體推出DDR3/4和LPDDR3/4 Combo IP
LPDDR4 16Gb 技術文檔詳解:SK hynix H9HCNNNBKUMLXR 規格書
LPDDR5X速率刷新記錄,LPDDR5-Ultra-Pro DRAM來了
華邦電子推出第四代低功耗內存LPDDR4/4X
華邦電子推出LPDDR4/4X內存產品
華邦電子推出全新LPDDR4/4X,打造汽車行業的綠色解決方案

紫光國芯LPDDR4產品榮獲“汽車芯片創新成果典型案例”
AM62Ax/AM62Px LPDDR4 電路板設計和布局布線指南

AM625SIP處理器如何透過整合LPDDR4,加快開發速度

AM625SIP–AM6254具有集成LPDDR4 SDRAM的Sitara?處理器數據表

評論