女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

cocotb中的基礎(chǔ)語法

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-07-21 09:18 ? 次閱讀

cocotb的出現(xiàn)使得我們能夠在做RTL仿真驗(yàn)證時(shí)依托Python來進(jìn)行測試用例的構(gòu)建,當(dāng)我們習(xí)慣了用Verilog、SystemVerilog來構(gòu)建測試用例時(shí),切換到cocotb后最直觀的方式便是我們能夠建立cocotb中的基礎(chǔ)語法與SystemVerilog中仿真常用的關(guān)鍵字又一個對應(yīng),能夠使我們又一個初步的對照。本篇就cocotb中的基礎(chǔ)語法與SystemVerilog中的常用語法做一個對照總結(jié)。

非阻塞賦值

在使用Systemverilog進(jìn)行仿真時(shí),對于接口信號,往往建議采用非阻塞賦值進(jìn)行操作,其符號為“<=”.

在cocotb中,對于信號的賦值,其提供相應(yīng)的非阻塞賦值方式,其符號也同樣為“<=”。

在cocotb的手冊里提到:

The syntaxsig<=?new_value?is a short form of?sig.value?=?new_value. It not only resembles HDL syntax, but also has the same semantics: writes are not applied immediately, but delayed until the next write cycle.

因而我們可以在cocotb中這樣來進(jìn)行非阻塞賦值:

# Get a reference to the "clk" signal and assign a valueclk = dut.clkclk.value = 1
# Direct assignment through the hierarchydut.input_signal <= 12
# Assign a value to a memory deep in the hierarchydut.sub_block.memory.array[4] <= 2

阻塞賦值

針對阻塞賦值(立即生效),cocotb提供了相應(yīng)的語法:

setimmediatevalue(value)

因而對于阻塞賦值,我們在cocotb中可以這樣寫:

dut.input_signal.setimmediatevalue(1)

信號值讀取

對于信號的讀取,我們在SystemVerilog中,可以直接讀取信號值,而在cocotb中,其為接口變量提供了value方法屬性用于獲取信號值。

讀取方式:sig.value

返回類型:BinaryValue

Accessing thevalueproperty of a handle object will return aBinaryValueobject. Any unresolved bits are preserved and can be accessed using thebinstrattribute, or a resolved integer value can be accessed using theintegerattribute.

信號的讀取我們可以這么來寫:

# Read a value back from the DUTcount=dut.counter.valueprint(count.binstr)1X1010# Resolve the value to an integer (X or Z treated as 0)print(count.integer)42# Show number of bits in a valueprint(count.n_bits)6

#Time

在仿真里延遲等待是經(jīng)常遇到的,在cocotb里,我們通過Timer來實(shí)現(xiàn)延遲:

cocotb.triggers.Timer(time_ps,units=None)

Parameters

time_ps (numbers.Real or decimal.Decimal) – The time value. Note that despite the name this is not actually in picoseconds but depends on the units argument.

units (str or None, optional) – One of None, 'fs', 'ps', 'ns', 'us', 'ms', 'sec'. When no units is given (None) the timestep is determined by the simulator.

由于cocotb是基于協(xié)程的,而延遲函數(shù)的執(zhí)行的時(shí)間長度是依賴于仿真器的,因此Timer延遲的執(zhí)行需調(diào)用await:

await Timer(1, units='ns')

邊沿檢測

在SystemVerilog中我們常用posedge、negedge來檢測上升沿和下降沿,在cocotb里,針對邊沿檢測,其提供了四個調(diào)用:

等待調(diào)變

class cocotb.triggers.Edge(*args, **kwargs)

Fires on any value change of signal.

等待上升沿

class cocotb.triggers.RisingEdge(*args, **kwargs)

Fires on the rising edge of signal, on a transition from 0 to 1.

等待下降沿

class cocotb.triggers.FallingEdge(*args, **kwargs)

Fires on the falling edge of signal, on a transition from 1 to 0.

檢測等待指定到個數(shù)邊沿

class cocotb.triggers.ClockCycles(signal,num_cycles,rising=True)

Fires after num_cycles transitions of signal from 0 to 1.

Parameters

signal – The signal to monitor.

num_cycles (int) – The number of cycles to count.

rising (bool, optional) – If True, the default, count rising edges. Otherwise, count falling edges.

我們在使用時(shí),可以這么來寫:

#等待信號signalA發(fā)生變化await cocotb.triggers.Edge(dut.signalA)#等待signalA從0變?yōu)?await cocotb.triggers.RisingEdge(dut.signalA)#等待signalA從1變?yōu)?await cocotb.triggers.FallingEdge(dut.signalA)#等待signalA從0變?yōu)?三次awaitcocotb.triggers.ClockCycles(dut.signalA,3,true)

fork-join_none

SystemVerilog中的fork-join_none用于發(fā)起一個線程但不等待線程的結(jié)束,在cocotb中,相應(yīng)的語法為fork:

cocotb.fork()

Schedule a coroutine to be run concurrently

在寫仿真代碼時(shí),我們可以這么寫:

async def reset_dut(reset_n, duration_ns):    reset_n <= 0    await Timer(duration_ns, units='ns')    reset_n <= 1    reset_n._log.debug("Reset complete")reset_thread = cocotb.fork(reset_dut(reset_n, duration_ns=500))

這里值得注意的是,由于fork是起一個協(xié)程,因而resut_dut需添加async聲明。

fork-join

與SystemVerilog中相對應(yīng)的,cocotb等待一個協(xié)程的結(jié)束同樣提供了join方法:

class cocotb.triggers.Join(*args, **kwargs)

Fires when a fork()ed coroutine completes.

The result of blocking on the trigger can be used to get the coroutine result:

使用方式:

async def coro_inner():    await Timer(1, units='ns')    return "Hello world"
task = cocotb.fork(coro_inner())result = await Join(task)assert result == "Hello world"

fork-any

相較于SystemVerilog中的join-any語法,cocotb并無專門的對應(yīng)語法,但卻有相似的方法供調(diào)用:

class cocotb.triggers.First(*triggers)

等待第一個協(xié)程結(jié)束即返回

t1 = Timer(10, units='ps')t2 = Timer(11, units='ps')t_ret = await First(t1, t2)

這里我們通過First等待t1、t2第一個返回的結(jié)果后await結(jié)束,并將第一個返回的協(xié)程的返回結(jié)果賦值給t_ret。

event

對于SystemVerilog中的event,在cocotb中同樣提供類似的event:

class cocotb.triggers.Event(name=None)

用于兩個協(xié)程間的同步

方法:

set(data=None):喚醒所有等待該事件的協(xié)程

wait(): 等待事件的出發(fā)(await),如果事件已經(jīng)觸發(fā),立即返回

clear(): 清楚以觸發(fā)的事件

is_set():判斷事件是否觸發(fā)

旗語

cocotb中提供了Lock操作用來實(shí)現(xiàn)與SystemVerilog中相似的操作,不過Lock不可聲明旗語為多個:

class cocotb.triggers.Lock(name=None)

方法:

locked : True if the lock is held.

acquire():Produce a trigger which fires when the lock is acquired.

release(): Release the lock.

mailbox

SystemVerilog中的mailbox主要用于不同進(jìn)程間的通信,在cocotb中,普通的Python的隊(duì)列即可實(shí)現(xiàn)該功能(協(xié)程中無需沒有進(jìn)程間同步問題)。

審核編輯 :李倩

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報(bào)投訴
  • 代碼
    +關(guān)注

    關(guān)注

    30

    文章

    4886

    瀏覽量

    70253
  • 語法
    +關(guān)注

    關(guān)注

    0

    文章

    44

    瀏覽量

    10087
  • 非阻塞賦值
    +關(guān)注

    關(guān)注

    0

    文章

    11

    瀏覽量

    10063

原文標(biāo)題:cocotb—基礎(chǔ)語法對照篇

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請注明出處。

收藏 人收藏

    評論

    相關(guān)推薦
    熱點(diǎn)推薦

    harmony OS NEXT-雙向數(shù)據(jù)綁定MVVM以及$$語法糖介紹

    # 鴻蒙Harmony-雙向數(shù)據(jù)綁定MVVM以及$$語法糖介紹 ## 1.1 雙向數(shù)據(jù)綁定概念 在鴻蒙(HarmonyOS)應(yīng)用開發(fā),雙向數(shù)據(jù)改變(或雙向數(shù)據(jù)綁定)是一種讓數(shù)據(jù)·模型和UI組件之間
    的頭像 發(fā)表于 04-29 16:52 ?220次閱讀

    標(biāo)準(zhǔn)網(wǎng)絡(luò)時(shí)鐘系統(tǒng):數(shù)字時(shí)代的通用語法

    特效與舞臺燈光保持幀級對齊——這些突破物理界限的協(xié)作,都依賴著數(shù)字世界的基礎(chǔ)語法:標(biāo)準(zhǔn)網(wǎng)絡(luò)時(shí)鐘系統(tǒng)。 數(shù)字世界的巴別塔解藥 ? ? ? 物聯(lián)網(wǎng)設(shè)備每秒產(chǎn)生2.5億個帶時(shí)間戳的數(shù)據(jù)點(diǎn),但若缺乏統(tǒng)一標(biāo)準(zhǔn),就像全球機(jī)場使用不同時(shí)區(qū):工業(yè)機(jī)
    的頭像 發(fā)表于 03-03 10:08 ?311次閱讀

    SSM開發(fā)的常見問題及解決方案

    在SSM(Spring + Spring MVC + MyBatis)框架的開發(fā)過程,開發(fā)者可能會遇到一些常見問題。以下是對這些問題的詳細(xì)分析以及相應(yīng)的解決方案: 一、配置文件問題 問題描述
    的頭像 發(fā)表于 12-17 09:16 ?1201次閱讀

    SQL錯誤代碼及解決方案

    在SQL數(shù)據(jù)庫開發(fā)和管理,常見的錯誤代碼及其解決方案可以歸納如下: 一、語法錯誤(Syntax Errors) 錯誤代碼 :無特定代碼,但通常會在錯誤消息明確指出是語法錯誤。 原因
    的頭像 發(fā)表于 11-19 10:21 ?6056次閱讀

    Lua語法基礎(chǔ)教程(下篇)

    今天我們繼續(xù)學(xué)習(xí)Lua語法基礎(chǔ)教程,下篇。 九、函數(shù) 9.1 初識函數(shù) 函數(shù)是指一段在一起的、可以做某一件事兒的程序,也叫做子程序。 在前面的內(nèi)容,我們已經(jīng)接觸過了函數(shù)的調(diào)用,這個函數(shù)就是前面用到
    的頭像 發(fā)表于 10-26 11:41 ?589次閱讀
    Lua<b class='flag-5'>語法</b>基礎(chǔ)教程(下篇)

    Lua語法基礎(chǔ)教程(中篇)

    今天我們繼續(xù)學(xué)習(xí)Lua語法基礎(chǔ)教程,中篇。 五、變量 5.1 number變量 變量,可以看作是一個桶,在里面裝你想要裝的內(nèi)容。這些內(nèi)容可以是Lua包含的所有合法類型。 例如:我想要新建一個桶,名叫
    的頭像 發(fā)表于 10-26 11:39 ?638次閱讀
    Lua<b class='flag-5'>語法</b>基礎(chǔ)教程(中篇)

    Verilog語法運(yùn)算符的用法

    verilog語法中使用以下兩個運(yùn)算符可以簡化我們的位選擇代碼。
    的頭像 發(fā)表于 10-25 15:17 ?2288次閱讀
    Verilog<b class='flag-5'>語法</b><b class='flag-5'>中</b>運(yùn)算符的用法

    Lua語法基礎(chǔ)教程(上篇)

    今天我們來學(xué)習(xí)Lua語法基礎(chǔ)教程。由于篇幅過長,將分為上中下三篇進(jìn)行講解,本篇為上篇。 一、初識Lua Lua 是一種輕量小巧的腳本語言,它用標(biāo)準(zhǔn)C語言編寫并以源代碼形式開放。這意味著什么呢?這
    的頭像 發(fā)表于 10-24 07:17 ?706次閱讀

    《DNK210使用指南 -CanMV版 V1.0》第七章 基于CanMV的MicroPython語法開發(fā)環(huán)境搭建

    第七章 基于CanMV的MicroPython語法開發(fā)環(huán)境搭建 前面章節(jié)已經(jīng)介紹了如何編譯CanMV固件,并將編譯好的CanMV固件燒錄至Kendryte K210,本章將介紹如何在Windows
    發(fā)表于 09-13 09:30

    嵌入式學(xué)習(xí)-飛凌嵌入式ElfBoard ELF 1板卡-shell腳本編寫之流程控制

    1、條件語句shell語句的流程控制與C語言不一樣,流程控制不能為空。shellif語法如下,其中confition表示條件判斷式,command為程序段落。if else語法
    發(fā)表于 09-05 09:06

    TestStand表達(dá)式中常用的語法規(guī)則和運(yùn)算符使用

    TestStand也有自己的語言嘛?在回答這個問題之前大家可以想一下在使用TestStand時(shí)有一個和語言密切相關(guān)的屬性。沒錯那就是表達(dá)式(Expressions),在這篇文章,小編將以Q&A的方式來帶著大家來理解并熟悉TestStand表達(dá)式較為常用的一些
    的頭像 發(fā)表于 08-15 18:10 ?3085次閱讀
    TestStand表達(dá)式中常用的<b class='flag-5'>語法</b>規(guī)則和運(yùn)算符使用

    TINA-TI導(dǎo)入spice模型失敗,提示語法元素錯誤是哪里出了問題?

    在使用TINA-TI 導(dǎo)入器件的Spice模型時(shí),提示錯誤語法元素錯誤,不能導(dǎo)入器件,其spice內(nèi)容如下:煩請知道,非常感謝! * DRB501VM-40 D model * PKG: UMD2
    發(fā)表于 08-09 07:51

    用python寫驗(yàn)證環(huán)境cocotb

    本文介紹了cocotb的安裝、python tb文件的寫法、用xrun仿真cocotb的腳本等,我們來看看體驗(yàn)如何。
    的頭像 發(fā)表于 07-24 09:38 ?940次閱讀
    用python寫驗(yàn)證環(huán)境<b class='flag-5'>cocotb</b>

    HarmonyOS Next 原生應(yīng)用開發(fā)-ArkTS語法適配背景說明

    規(guī)則基于上述設(shè)計(jì)考慮進(jìn)行了明確定義,同時(shí),SDK增加了在編譯流程對.ets文件的ArkTS語法檢查,通過編譯告警或編譯失敗提示開發(fā)者適配新的ArkTS語法。 根據(jù)工程
    發(fā)表于 07-01 16:49

    FPGA學(xué)習(xí)筆記---基本語法

    Verilog語法是指硬件能夠?qū)崿F(xiàn)的語法。它的子集很小。常用的RTL語法結(jié)構(gòu)如下: 1、模塊聲明:module ... end module 2、端口聲明:input, output, inout
    發(fā)表于 06-23 14:58