女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于FPGA的DDS設(shè)計(jì)方案

FPGA之家 ? 來源:FPGA之家 ? 作者:FPGA之家 ? 2022-07-03 16:37 ? 次閱讀

利用DDS IP實(shí)現(xiàn)線性調(diào)頻信號(hào)

1 DDS技術(shù)簡(jiǎn)介

隨著電子技術(shù)的不斷發(fā)展,傳統(tǒng)的頻率合成技術(shù)逐漸不能滿足人們對(duì)于頻率轉(zhuǎn)換速度、頻率分辨率等方面的追求,直接數(shù)字頻率合成技術(shù)應(yīng)運(yùn)而生。

直接數(shù)字頻率合成技術(shù)(DDS) 是把一系列數(shù)據(jù)量形式的信號(hào)通過D/A轉(zhuǎn)換器轉(zhuǎn)換成模擬量形式的信號(hào)合成技術(shù)。DDS具有很多優(yōu)點(diǎn),比如:頻率轉(zhuǎn)換快、頻率分辨率高、相位連續(xù)、低功耗、低成本與控制方便。

DDS技術(shù)滿足了人們對(duì)于速度穩(wěn)定性的需求,但是在一些控制較為復(fù)雜的系統(tǒng)中,DDS專用芯片不能很好的貼合要求。利用現(xiàn)場(chǎng)可編程門陣列(FPGA)實(shí)現(xiàn)DDS具有很大的靈活性,基本能滿足現(xiàn)在通信系統(tǒng)的使用要求。

2 DDS IP使用說明

cf65c870-e635-11ec-ba43-dac502259ad0.png基于FPGA的DDS設(shè)計(jì)方案

3 線性調(diào)頻信號(hào)

3.1 理論介紹

3.1.1 基本概念

線性調(diào)頻(LFM)信號(hào)是瞬時(shí)頻率隨時(shí)間成線性變化的信號(hào)。線性調(diào)頻信號(hào)也稱為鳥聲(Chirp)信號(hào),因?yàn)槠漕l譜帶寬落于可聽范圍,聽著像鳥聲,所以又稱Chirp擴(kuò)展頻譜(CSS)技術(shù)。

3.1.2 表達(dá)公式

本文重點(diǎn)研究Xlinx DDS IP實(shí)現(xiàn)線性調(diào)頻信號(hào),主要關(guān)心線性調(diào)頻信號(hào)的相位變化情況,如若想要了解線性調(diào)頻信號(hào)其他方面信息,請(qǐng)參考其他相關(guān)文章。

線性調(diào)頻信號(hào)表達(dá)式:

cf88ee7c-e635-11ec-ba43-dac502259ad0.png線性調(diào)頻信號(hào)數(shù)學(xué)公式

其中,t是時(shí)間,單位為秒(s);T是脈沖持續(xù)時(shí)間(周期);K是線性調(diào)頻斜率,單位是Hz/s.

相位表達(dá)式:

φ(t)=πKt^2

相位變化率:

?φ(t)=2πKt

3.1.3 應(yīng)用范圍

LFM技術(shù)在雷達(dá)、聲納技術(shù)中有廣泛應(yīng)用,例如,在雷達(dá)定位技術(shù)中,它可用來增大射頻脈沖寬度、加大通信距離、提高平均發(fā)射功率,同時(shí)又保持足夠的信號(hào)頻譜寬度,不降低雷達(dá)的距離分辨率。

3.2 Matlab仿真

3.2.1 matlab代碼

fs=100e6;%采樣率
T=5e-6;%脈沖寬度
B=10e6;%信號(hào)帶寬
K=B/T;%調(diào)頻斜率
N=round(T*fs);%采樣點(diǎn)數(shù)
t=linspace(0,T,N);
y=exp(1j*pi*K*t.^2);%LFM信號(hào)
theta=pi*K*t.^2;%信號(hào)相位
dtheta=pi*K*t;%相位變化量

figure;
plot(t,real(y));
title('LFM信號(hào)時(shí)域-實(shí)部');
xlabel('t/s');
ylabel('幅度');
figure;
plot(t,imag(y));
title('LFM信號(hào)時(shí)域-虛部');
xlabel('t/s');
ylabel('幅度');

figure;
plot(t,theta);
title('LFM信號(hào)相位');
xlabel('t/s');
ylabel('相位');
figure;
plot(t,dtheta);
title('LFM相位變化率');
xlabel('t/s');
ylabel('相位變化率');

3.2.2 仿真結(jié)果圖像

cf9893cc-e635-11ec-ba43-dac502259ad0.pngcfb358ba-e635-11ec-ba43-dac502259ad0.png

cfc70d7e-e635-11ec-ba43-dac502259ad0.pngcfd44f5c-e635-11ec-ba43-dac502259ad0.png

3.3 FPGA實(shí)現(xiàn)

3.3.1 參數(shù)計(jì)算

For example:

參數(shù)與上述matlab參數(shù)一致,采樣率fs:100MHz,脈沖寬度T:5us,信號(hào)帶寬B:10MHz,采樣點(diǎn)數(shù)N:500。 Xlinx DDS IP設(shè)置如下,假定相位累加器設(shè)置為32位,輸出信號(hào)寬度設(shè)置為12位,可以根據(jù)自己的需求進(jìn)行設(shè)計(jì): cfe3d1f2-e635-11ec-ba43-dac502259ad0.pngDDS IP配置界面1 d004bd2c-e635-11ec-ba43-dac502259ad0.pngDDS IP配置界面2 需要注意的是相位增量不是一個(gè)定值,而是隨時(shí)間呈線性變化的量。根據(jù)公式相位表達(dá)式φ(t)=πKt^2與相位變化率?φ(t)=2πKt,端口S_AXIS_PHASE的CHAN_0_POFF 與CHAN_0_PINC設(shè)置如下:? 當(dāng)t = 0時(shí) φ(t) = πKt^2 = 0;?φ(t) = 2πKt = 0 相位變化率?φ(t)每次增加的量為2πK?t: 2πK?t = 2πBT/TNfs = 2πB/N 由于DDS IP相位累加器位數(shù)Bθ(n)為32,且參數(shù)[0,2^32]對(duì)于相位弧度[0,1],那么相位增量?θ公式如下: ?θ = 2πB/N*1/2π*2^Bθ(n)/fs = 858993.4592≈858993 綜上,CHAN_0_POFF設(shè)置為0,CHAN_0_PINC從0開始每次增加?θ。

3.3.2 仿真結(jié)果

部分代碼

//生成chirp信號(hào)
dds_compiler_0suband_reference_waveform_inst(
.aclk(samp_clk),
.aclken(dds_aclken),
.aresetn(dds_aresetn),
.s_axis_phase_tvalid(s_axis_phase_tvalid),
.s_axis_phase_tdata(s_axis_phase_tdata),
.m_axis_data_tvalid(m_axis_data_tvalid),
.m_axis_data_tdata(m_axis_data_tdata),
.m_axis_phase_tvalid(m_axis_phase_tvalid),
.m_axis_phase_tdata(m_axis_phase_tdata)
);

wiresigned[15:0]data_real=m_axis_data_tdata[15:0];
wiresigned[15:0]data_imag=m_axis_data_tdata[31:16];

仿真波形

d0162ea4-e635-11ec-ba43-dac502259ad0.png線性調(diào)頻信號(hào)FPGA仿真波形

原文標(biāo)題:利用DDS IP實(shí)現(xiàn)線性調(diào)頻信號(hào)

文章出處:【微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

審核編輯:彭靜

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1643

    文章

    21967

    瀏覽量

    614263
  • 轉(zhuǎn)換器
    +關(guān)注

    關(guān)注

    27

    文章

    8961

    瀏覽量

    150772
  • 頻率
    +關(guān)注

    關(guān)注

    4

    文章

    1558

    瀏覽量

    60064
  • DDS
    DDS
    +關(guān)注

    關(guān)注

    22

    文章

    671

    瀏覽量

    154054

原文標(biāo)題:利用DDS IP實(shí)現(xiàn)線性調(diào)頻信號(hào)

文章出處:【微信號(hào):zhuyandz,微信公眾號(hào):FPGA之家】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    通過什么方法能獲得關(guān)于Ethercat方面的設(shè)計(jì)方案和設(shè)計(jì)資料

    您好通過什么方法能獲得關(guān)于Ethercat方面的設(shè)計(jì)方案和設(shè)計(jì)資料,我們主要關(guān)于主站,從站IO和運(yùn)動(dòng)控制方面的資料,謝謝!!
    發(fā)表于 05-28 10:07

    基于FPGA的AM調(diào)制系統(tǒng)設(shè)計(jì)方案

    本系統(tǒng)由FPGA、串口屏、DAC模塊和AD831組成。FPGA通過調(diào)用宏功能模塊NCO,按照輸入時(shí)鐘50MHz,產(chǎn)生相應(yīng)頻率正弦信號(hào)輸出,共產(chǎn)生兩路,一路為調(diào)制信號(hào),另一路為載波信號(hào)。根據(jù)AM調(diào)制
    的頭像 發(fā)表于 05-23 09:45 ?515次閱讀
    基于<b class='flag-5'>FPGA</b>的AM調(diào)制系統(tǒng)<b class='flag-5'>設(shè)計(jì)方案</b>

    DAC使用DDS輸出,波形失真

    使用FPGA控制AD9142A,DAC采用DDS輸出正弦波,所有頻率,從1Hz到1MHz,都有這種現(xiàn)象,在示波器上采集有分段現(xiàn)象,每四段就有一個(gè)階躍,像臺(tái)階一樣,且總是和大體方向相反,在正弦波的值
    發(fā)表于 03-06 15:36

    iW1710驅(qū)動(dòng)設(shè)計(jì)方案與PCB布線注意事項(xiàng)

    iW1710驅(qū)動(dòng)設(shè)計(jì)方案與PCB布線注意事項(xiàng)
    發(fā)表于 02-17 14:19 ?0次下載

    電磁環(huán)境模擬系統(tǒng)設(shè)計(jì)方案

    智慧華盛恒輝電磁環(huán)境模擬系統(tǒng)設(shè)計(jì)方案是一個(gè)綜合性的工程任務(wù),涉及多個(gè)方面的考慮和技術(shù)實(shí)現(xiàn)。以下是一個(gè)基于當(dāng)前技術(shù)和應(yīng)用需求的電磁環(huán)境模擬系統(tǒng)設(shè)計(jì)方案概述: 智慧華盛恒輝電磁環(huán)境模擬系統(tǒng)目標(biāo) 電磁
    的頭像 發(fā)表于 02-14 16:47 ?339次閱讀
    電磁環(huán)境模擬系統(tǒng)<b class='flag-5'>設(shè)計(jì)方案</b>

    FPGA加上DAC902做DDS時(shí)候,出現(xiàn)DAC902的時(shí)鐘串?dāng)_進(jìn)我輸出的波形中的問題怎么解決?

    我用FPGA加上DAC902做DDS時(shí)候,,經(jīng)常出現(xiàn)DAC902的時(shí)鐘串?dāng)_進(jìn)我輸出的波形中的問題。我DAC902的時(shí)鐘給的100M,我對(duì)DDS的輸出波形進(jìn)行FFT后,一直都可以看到100M的諧波分量,導(dǎo)致我輸出波形抖動(dòng)。。。求
    發(fā)表于 01-22 06:39

    DDS通信中間件——DCPS規(guī)范(下)

    DDS通信中間件——DCPS規(guī)范(下)本期還是DCPS規(guī)范,填上期沒有聊完的QoS的坑。本系列文章將包括以下內(nèi)容陸續(xù)更新:1.DDS規(guī)范概述2.DCPS規(guī)范解讀3.DDS-XTypes與IDL解讀
    的頭像 發(fā)表于 11-27 11:47 ?1116次閱讀
    <b class='flag-5'>DDS</b>通信中間件——DCPS規(guī)范(下)

    LM4890采用差分設(shè)計(jì)方案,為什么沒有聲音?怎么解決?

    1、LM4890采用差分設(shè)計(jì)方案(如下圖),為什么沒有聲音?怎么解決? 2、采用差分方案設(shè)計(jì)的功放能用非差分輸出或普通音頻輸出?
    發(fā)表于 11-05 06:33

    Xilinx DDS IP核的使用和參數(shù)配置

    用RAM實(shí)現(xiàn)一個(gè)DDS,從原理上來說很簡(jiǎn)單,在實(shí)際使用的時(shí)候,可能沒有直接使用官方提供的IP核來的方便。這個(gè)博客就記錄一下,最近使用到的這個(gè)DDS IP。
    的頭像 發(fā)表于 10-25 16:54 ?3274次閱讀
    Xilinx <b class='flag-5'>DDS</b> IP核的使用和參數(shù)配置

    DDS通信中間件——DCPS規(guī)范(上)

    DDS通信中間件——DCPS規(guī)范(上)本篇文章繼續(xù)和大家分享一下對(duì)DDS這套規(guī)范的理解。預(yù)期本系列文章將包括以下內(nèi)容陸續(xù)更新:1.DDS規(guī)范概述2.DCPS規(guī)范解讀3.DDS-XTyp
    的頭像 發(fā)表于 09-26 08:08 ?1429次閱讀
    <b class='flag-5'>DDS</b>通信中間件——DCPS規(guī)范(上)

    車載通信與DDS標(biāo)準(zhǔn)解讀系列(5):DDS-Security

    本文將從DDS系統(tǒng)安全風(fēng)險(xiǎn)分析切入,對(duì)系統(tǒng)的實(shí)現(xiàn)的認(rèn)證、訪問控制、加密環(huán)節(jié)等安全機(jī)制做介紹。
    的頭像 發(fā)表于 07-19 10:55 ?4456次閱讀
    車載通信與<b class='flag-5'>DDS</b>標(biāo)準(zhǔn)解讀系列(5):<b class='flag-5'>DDS</b>-Security

    基于FPGA的CCD工業(yè)相機(jī)系統(tǒng)設(shè)計(jì)

    基于FPGA的CCD工業(yè)相機(jī)系統(tǒng)設(shè)計(jì)是一個(gè)綜合性的項(xiàng)目,它結(jié)合了硬件電路設(shè)計(jì)、FPGA編程以及圖像處理技術(shù)。以下是一個(gè)詳細(xì)的系統(tǒng)設(shè)計(jì)方案,包括設(shè)計(jì)概述、硬件架構(gòu)、FPGA編程要點(diǎn)以及部
    的頭像 發(fā)表于 07-17 11:24 ?1976次閱讀

    FPGA無芯片HDMI接入方案及源碼

    FPGA 在無外部PHY芯片情況下輸出HDMI,目前是比較成熟的方案(外部電路需要轉(zhuǎn)換成TMDS電平)。在無PHY芯片情況下怎么進(jìn)行HDMI信號(hào)輸入呢? 有輸出當(dāng)然有輸入了,方案也是
    發(fā)表于 07-16 19:25

    電磁頻譜管理系統(tǒng)設(shè)計(jì)方案

    智慧華盛恒輝電磁頻譜管理系統(tǒng)設(shè)計(jì)方案是一個(gè)綜合性的項(xiàng)目,旨在有效地管理和利用電磁頻譜資源,確保各種無線通信服務(wù)的順暢進(jìn)行,并避免頻譜資源的沖突和浪費(fèi)。以下是一個(gè)基于當(dāng)前技術(shù)和應(yīng)用需求的電磁頻譜管理
    的頭像 發(fā)表于 07-15 16:40 ?758次閱讀

    UPS系統(tǒng)設(shè)計(jì)方案解讀

    UPS的應(yīng)用場(chǎng)景日趨多樣化,每個(gè)場(chǎng)景都有其獨(dú)特的需求,對(duì)應(yīng)不同的方案。UPS系統(tǒng)方案指南繼續(xù)上新,本文將聚焦UPS設(shè)計(jì)方案展開講述。
    的頭像 發(fā)表于 06-26 10:06 ?1425次閱讀
    UPS系統(tǒng)<b class='flag-5'>設(shè)計(jì)方案</b>解讀