x86 架構如今廣泛用于許多嵌入式應用程序中。工程師和產(chǎn)品經(jīng)理認識到，這些設備為其產(chǎn)品提供了市場領先的計算性能、具有向后兼容性的頻繁創(chuàng)新、低風險的供應連續(xù)性、高效的功耗、支持的開發(fā)工具和軟件以及一系列價格選擇。

利用這些優(yōu)勢增長最快的領域是嵌入式網(wǎng)絡和通信設計。在這方面，x86 處理器非常適合 10/100 Mbps 和 1 Gbps 應用。然而，隨著網(wǎng)絡擴展到 10G、40G 和 100G，需要一種新的架構來增強 x86 的高性能應用程序。

要求強調(diào) x86 能力

新設計有幾個強調(diào) x86 架構功能的關鍵要求：

更高的性能：永遠不變的一個要求是對更高性能的需求。隨著更多用戶和更多在線設備、更多需要帶寬的應用（如視頻）以及用于移動和云計算應用的新網(wǎng)絡，對網(wǎng)絡帶寬的需求是無法滿足的。看不到盡頭，網(wǎng)絡已經(jīng)從 10/100/1000 以太網(wǎng)轉(zhuǎn)移到 Nx1G 和 10G，40G 和 100G 即將到來。性能要求不僅限于增加原始帶寬，還必須提供非常低的延遲來處理實時應用程序。最后，正在引入復雜的流量管理，以在數(shù)千種類型的應用程序之間提供流量排隊、調(diào)度、整形和監(jiān)管。

安全處理：網(wǎng)絡安全曾經(jīng)是罕見的，設計通過帶外或后備異常路徑上的專用安全處理器來解決這個問題。在現(xiàn)代設計中，用于計算密集型批量加密功能的線速安全處理和加速有望在每個數(shù)據(jù)包上在線提供。

深度數(shù)據(jù)包檢測：深度數(shù)據(jù)包檢測和 L4-L7 數(shù)據(jù)包處理在歷史上也被視為異常，由單獨的外部處理器和正則表達式引擎處理。現(xiàn)代設計中的許多用例需要能夠?qū)?shù)據(jù)包中包含的信息做出安全和網(wǎng)絡處理決策，遠遠超出原始 L2-L3 標頭信息。

可編程性：可以在網(wǎng)絡上找到的應用程序和威脅列表每天都在增加。網(wǎng)絡基礎設施和安全設備的產(chǎn)品設計必須是高度可編程的，以適應新的要求，而沒有很大的成本或時間限制。

功率效率：為了滿足新的綠色計算要求，增加帶寬和每個數(shù)據(jù)包的計算量并不能驅(qū)動功率的線性或指數(shù)增長。新設計必須扭轉(zhuǎn)功耗的增長率，推動每瓦指令的新水平。

有狀態(tài)處理：幾乎所有關于深度數(shù)據(jù)包檢查、負載平衡和安全處理的要求都需要對整個通信會話有狀態(tài)、基于流的視圖。簡單的數(shù)據(jù)包處理不再足夠好，當前的 OpenFlow 規(guī)范定義了 10 元組匹配標準。

這些新要求的結合產(chǎn)生了對更大帶寬的需求，并且每個數(shù)據(jù)包的處理量顯著增加。這些項目中的任何一項都可能成為通用處理器的挑戰(zhàn)，而這些新要求的結合給 x86 在嵌入式通信設計中帶來了巨大壓力，這些設計超出了幾千兆位的性能。

x86 硬緩存墻

x86 處理器非常適合許多網(wǎng)絡和安全應用程序的通用計算要求。不幸的是，它也成為高性能設計的瓶頸。x86 以及其他基于緩存的架構（如 MIPS）無法同時處理高數(shù)據(jù)包速率 I/O、安全處理和深度數(shù)據(jù)包檢測等操作。

在 10G、40G 和 100G 中，這種動作組合為每個數(shù)據(jù)包定義了非常高的接觸率和指令，這些數(shù)據(jù)包定義了流的越來越多的有狀態(tài)系列數(shù)據(jù)包。在這些場景中，內(nèi)存事務率和網(wǎng)絡吞吐量之間的差距很明顯。隱藏內(nèi)存延遲的標準方法（例如多層緩存）變得無效。

如果保守地假設只需要 500 字節(jié) （0.5 KB） 的內(nèi)存來維護流的狀態(tài)信息，這意味著需要 0.5 GB 來保持緩存的有用性。這比當前頂級 x86 CPU 中提供的 12 MB 緩存高出幾個數(shù)量級。

最近公布的測試結果如圖 1 所示，清楚地說明了當今領先的基于 x86 的 CPU 的局限性。

結果表明，隨著有狀態(tài)流數(shù)量的增加，通用 CPU 的性能會大幅下降。

一種新的架構

流處理技術的最新進展使設計人員能夠利用 x86 提供的眾多優(yōu)勢，并將其擴展到 10G、40G 和 100G 設計中。圖 2 所示的新架構提供了多個特定于工作負載的處理器，可最大限度地提高每個關鍵設計任務的性能。它具有專門的網(wǎng)絡優(yōu)化協(xié)處理器，通過消除不適合的低效和繁重的工作負載來增強 x86。該設計保留了 x86 對所有應用程序和控制平面處理的優(yōu)勢和熟悉度。同時，它提供了一系列功能強大的專用多核 RISC 處理器，這些處理器針對網(wǎng)絡和安全工作負載進行了優(yōu)化。

圖 2：典型的異構多核設計將 x86 處理器集中在應用程序和控制平面處理上，將繁重的網(wǎng)絡和安全工作負載留給專用協(xié)處理器。

這些流處理器處理較低層的數(shù)據(jù)包處理并加速較高層的流和應用程序級處理。這種加速架構利用網(wǎng)絡優(yōu)化核心進行交換和路由、數(shù)據(jù)包分類、過濾、狀態(tài)流分析、深度數(shù)據(jù)包檢測和基于動態(tài)流的負載平衡。還可以執(zhí)行其他網(wǎng)絡處理功能，例如 TCP 終止和 SSL 卸載，進一步卸載通用 CPU。流量可以清晰地結構化，以便從流處理器傳輸?shù)酵ㄓ煤诵囊赃M行應用程序處理，從而提高主機性能。最后，數(shù)據(jù)平面流處理器與應用程序和控制平面處理器之間的所有通信都可以通過虛擬化、

異構多核設計的應用

許多網(wǎng)絡和安全產(chǎn)品都非常適合這種異構多核設計，它提供一流的 x86 處理和新的狀態(tài)流處理。流和活動狀態(tài)的概念可以在防火墻、會話邊界控制器、入侵防御系統(tǒng)、負載平衡器以及許多其他網(wǎng)絡和安全設備中找到。

審核編輯：郭婷