女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Vivado里關閉R5/A53/GPU

FPGA之家 ? 來源:博客園 ? 作者:付漢杰 ? 2022-05-09 10:45 ? 次閱讀

1. Vivado里關閉R5/A53/GPU

有些應用中,需要降低Xilinx MPSoC的功耗。缺省設置中,R5/GPU都被使能。如果需要省電,可以在Vivado里關閉R5/GPU。步驟如下:

1.選中 MPSoC IP,在右鍵菜單中選擇Block Properties.


2.在窗口Block Properties中,選擇Properties.

79070848-cf2b-11ec-bce3-dac502259ad0.jpg

3. 在窗口中,展開 “Config”.

4. 在搜索框中輸入 “Power”, 出現PSU_RPU_POWER_ON等選項。如果值是1,表示被使能;如果值是0,表示被關閉。如果要關閉,點擊最左邊的編輯圖標,輸入0。

編輯前Power選項

79356a12-cf2b-11ec-bce3-dac502259ad0.png

編輯后Power選項

795d2c50-cf2b-11ec-bce3-dac502259ad0.png

795d2c50-cf2b-11ec-bce3-dac502259ad0.png

在Vivado里編輯完成后,執行“Generate Output Products”, 在導出Hardware的HDF/XSA文件。

78ee46be-cf2b-11ec-bce3-dac502259ad0.png 2. JTAG檢查R5/A53狀態

SDK/Vitis里創建FSBL和Standalone程序,啟動后,在XSCT命令后窗口下,檢查R5/A53狀態,可以看到設置為0的R5/A53的狀態是No Power。
xsct% connect
tcfchan#2
xsct% target
1 PS TAP
2 PMU
3 PL
4 PSU
5 RPU (Reset)
6 Cortex-R5 #0 (No Power)
7 Cortex-R5 #1 (No Power)
8 APU
9 Cortex-A53 #0 (Running)
10 Cortex-A53 #1 (Power On Reset)
11 Cortex-A53 #2 (No Power)
12 Cortex-A53 #3 (No Power)

3. 代碼

代碼在psu_init.c里的函數psu_peripherals_powerdwn_data( )里。

/*

POWER DOWN REQUEST INTERRUPT ENABLE
/
/

Register : REQ_PWRDWN_INT_EN @ 0XFFD80218

Power-down Request Interrupt Enable for Dual_R5

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_RPU 1

Power-down Request Interrupt Enable for GPU PP0

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_PP0 1

Power-down Request Interrupt Enable for GPU PP1

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_PP1 1

Power-down Request Interrupt Enable for ACPU2

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_ACPU2 1

Power-down Request Interrupt Enable for ACPU3

PSU_PMU_GLOBAL_REQ_PWRDWN_INT_EN_ACPU3 1

Power-down Request Interrupt Enable Register. Writing a 1 to this locati

on will unmask the Interrupt.

(OFFSET, MASK, VALUE) (0XFFD80218, 0x0000043CU ,0x0000043CU)
/
PSU_Mask_Write(PMU_GLOBAL_REQ_PWRDWN_INT_EN_OFFSET,
0x0000043CU, 0x0000043CU);
/##################################################################### */

/*

POWER DOWN TRIGGER
/
/

Register : REQ_PWRDWN_TRIG @ 0XFFD80220

Power-down Request Trigger for Dual_R5

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_RPU 1

Power-down Request Trigger for GPU PP0

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_PP0 1

Power-down Request Trigger for GPU PP1

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_PP1 1

Power-down Request Trigger for ACPU2

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_ACPU2 1

Power-down Request Trigger for ACPU3

PSU_PMU_GLOBAL_REQ_PWRDWN_TRIG_ACPU3 1

Power-down Request Trigger Register. Writing a 1 to this location will t

rigger a power-down request to the PMU.

(OFFSET, MASK, VALUE) (0XFFD80220, 0x0000043CU ,0x0000043CU)
/
PSU_Mask_Write(PMU_GLOBAL_REQ_PWRDWN_TRIG_OFFSET,
0x0000043CU, 0x0000043CU);
/##################################################################### */

審核編輯 :李倩

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • gpu
    gpu
    +關注

    關注

    28

    文章

    4912

    瀏覽量

    130681
  • Vivado
    +關注

    關注

    19

    文章

    830

    瀏覽量

    68251

原文標題:【干貨分享】 在Vivado里關閉R5/GPU,降低Xilinx MPSoC的功耗

文章出處:【微信號:zhuyandz,微信公眾號:FPGA之家】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    高速數據采集卡設計:887-基于 RFSoC 47DR的8T8R 100Gbps 軟件無線電光纖前端卡

    一、 板卡概述 ? ? ?板卡使用Xilinx最新的第三代RFSOC系列,單顆芯片包含8路ADC和DAC,64-bit Cortex A53系列4核CPU,Cortex-R5F實時處理核,以及大容量FPGA。對主機接口采用100Gbps接口,支持高速數據采集和傳輸。 二、
    的頭像 發表于 05-30 10:13 ?98次閱讀
    高速數據采集卡設計:887-基于 RFSoC 47DR的8T8<b class='flag-5'>R</b> 100Gbps 軟件無線電光纖前端卡

    高性能+長續航!基于RK3576的電池管理系統(3.7V/7000mAh)開源方案發布

    本帖最后由 瑞芯微方案開發老王 于 2025-5-13 16:26 編輯 ROCKCHIP 八核 RK3576 四核 A72+ 四核 A53 , 搭載Android/Linux+QT
    發表于 05-13 16:15

    基于RFSOC的8路5G ADC和8路9G的DAC PCIe卡

    板卡使用Xilinx最新的第三代RFSOC系列,單顆芯片包含8路ADC和DAC,64-bit Cortex A53系列4核CPU,Cortex-R5F實時處理核,以及大容量FPGA。
    的頭像 發表于 05-10 11:54 ?202次閱讀
    基于RFSOC的8路<b class='flag-5'>5</b>G ADC和8路9G的DAC PCIe卡

    Imagination GPU為瑞薩R-Car Gen 5系列SoC提供強大高效的算力

    宣布,瑞薩在其下一代R-CarGen5SoC集成了IMGB-Series汽車級GPU。瑞薩獲得授權使用的IMGBXS圖形處理器具備卓越的并行計算能力,能夠滿足新一代
    的頭像 發表于 03-11 08:31 ?345次閱讀
    Imagination <b class='flag-5'>GPU</b>為瑞薩<b class='flag-5'>R</b>-Car Gen <b class='flag-5'>5</b>系列SoC提供強大高效的算力

    e203在vivado硬件自定義指令識別為非法指令怎么解決?

    e203自定義指令硬件模塊設計,修改內核,綜合沒錯誤,軟件也修改工具鏈通過并產生verilog文件,但在vivado硬件自定義指令識別為非法指令怎么解決
    發表于 03-07 07:34

    TPS7A53EVM-080評估模塊

    電子發燒友網站提供《TPS7A53EVM-080評估模塊.pdf》資料免費下載
    發表于 11-15 14:03 ?0次下載
    TPS7<b class='flag-5'>A53</b>EVM-080評估模塊

    TPS7A53EVM-031評估模塊

    電子發燒友網站提供《TPS7A53EVM-031評估模塊.pdf》資料免費下載
    發表于 11-01 09:16 ?0次下載
    TPS7<b class='flag-5'>A53</b>EVM-031評估模塊

    TAS5710的PLL_FLTP和電源VR_ANA的電阻和電容的C9,R5,C10的值是怎么算出來的?

    TAS5710的PLL_FLTP和電源VR_ANA的電阻和電容的C9,R5,C10的值是怎么算出來的,誤差大的話會有什么影響?
    發表于 11-01 07:15

    Vivado使用小技巧

    有時我們對時序約束進行了一些調整,希望能夠快速看到對應的時序報告,而又不希望重新布局布線。這時,我們可以打開布線后的dcp,直接在Vivado Tcl Console輸入更新后的時序約束。如果調整
    的頭像 發表于 10-24 15:08 ?908次閱讀
    <b class='flag-5'>Vivado</b>使用小技巧

    運放電路的反饋回路中的R4和R5是什么意思?

    如下圖所示 這個運放電路的反饋回路中的R4和R5是什么意思? 按照我的想法,是直接用c4作為反饋電容就可以了,但是一直不懂別人的設計為什么加這兩個電阻。 求哪位高手幫我解答一下,謝謝。
    發表于 09-20 08:13

    OPA1632負載接在了R3和R5中間,如何計算其傳遞函數?

    OPA1632手冊中的參考電路如下: 1.負載接在了R3和R5中間,如何計算其傳遞函數? 2.手冊中說該電路增益約為0.25,這是指的VO-與輸入的比還是指V-與輸入的比值? 3.手冊中說R5/C3起到濾波的作用,其傳遞函
    發表于 08-30 12:57

    采用OPA2377設計跨阻放大器,其中R5,R4,R6構成T型反饋回路,請問電容C4的作用是什么?

    1、采用OPA2377設計跨阻放大器,其中R5,R4,R6構成T型反饋回路,請問電容C4的作用是什么? 2、APD接收光信號頻率為130MHz,同時將本振信號輸入APD實現混頻,使得APD輸出信號頻率為
    發表于 08-09 07:41

    華為推出基于3GPP R18標準的5G-A商用版本——Apollo

    在萬眾矚目的2024年華為用戶大會上,華為無線網絡研發領域的領軍人物孫銳博士,隆重推出了業界翹首以盼的基于3GPP R18標準的5G-A商用版本——Apollo。這一程碑式的發布,不僅標志著
    的頭像 發表于 07-08 17:18 ?1350次閱讀

    華為發布全球首個基于R18 的5G-A商用版本Apollo

    [土耳其,伊斯坦布爾,2024年7月5日] ?2024年華為用戶大會期間,華為無線網絡研發總裁孫銳發布了全球首個基于3GPP R18標準的5G-A商用版本Apollo。R18為
    的頭像 發表于 07-06 17:53 ?2257次閱讀
    華為發布全球首個基于<b class='flag-5'>R</b>18 的<b class='flag-5'>5G-A</b>商用版本Apollo

    異構R5實時系統開發筆記-基于芯馳D9360

    本篇測評由與非網的優秀測評者“短笛君”提供。本文將介紹基于米爾電子MYD-YD9360商顯板的R5協處理器開發方案測試。本處參考對D9360中的協處理器進行開發測試開發之前請確認編譯環境正常可以正常
    的頭像 發表于 06-13 08:01 ?1204次閱讀
    異構<b class='flag-5'>R5</b>實時系統開發筆記-基于芯馳D9360