HLS導出的.xo文件如何導入到Vitis里面
Q1
HLS導出的.xo文件如何導入到Vitis里面？需要把.xo文件解壓，然后把文件夾導入到Vitis Kernel/src文件夾下嗎？
這下圖中，將xo文件作為源文件import時，xo文件顯示為灰色，添加不了
A1
只需要把xo文件作為源文件加入Vitis工程即可（Link時會直接使用）
最后一個窗口選中xo文件的所在目錄，點窗口右上角“Open”，然后就能在目錄中選擇要加的源文件（包括xo文件）如下圖：
總結：不需要進到最后一層，添加的是.xo文件的上層文件夾。把這個文件夾添加進去之后再勾選.xo文件
責任編輯：haq
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
文件
+關注
關注
1文章
578瀏覽量
25206 -
HLS
+關注
關注
1文章
131瀏覽量
24645 -
Vitis
+關注
關注
0文章
147瀏覽量
7826
原文標題：本周一問 | Vitis HLS 如何添加HLS導出的.xo文件？
文章出處：【微信號：gh_2d1c7e2d540e，微信公眾號：XILINX開發者社區】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
TSolidX應用：液晶掩膜結構GDSⅡ文件的生成和導出
TX系列的布局編輯器TX Layout軟件可以支持GDSⅡ文件的導入和導出，其功能如下：
1. GDS文件的導入
1.1創建一個帶有GDSⅡ
發表于 05-20 08:45
Allegro Skill封裝功能-導出device文件介紹與演示
焊盤連接，Device文件會明確這種映射。Device文件僅適用于導入第三方網表的情況，PCB導入第三方網表不能直接與原理圖進行交互式，這時候需要導
發表于 04-19 09:44
?433次閱讀
無法將自定義COCO數據集導入到OpenVINO? DL Workbench怎么解決？
JSON包含以下格式注釋的文件：{
\"images\": [],
\"annotations\": []
}
創建自定義 COCO 數據集。
無法將自定義 COCO 數據集導入到OpenVINO? DL Workbench：
上傳數據集時發生錯誤：未知數據集類型
發表于 03-05 06:02
如何將python文件導入到ROS系統中
本文通過使用myCobot機械臂進行QR碼視覺追蹤的實踐案例分析，介紹如何將 python 文件導入到 ROS 系統中。
如何導出交換機的配置文件
在網絡管理中，導出交換機的配置文件是一項關鍵任務，它有助于備份、審計、遷移或恢復網絡配置。本文將詳細介紹如何導出交換機配置文件，涵蓋多種方法，適用于不同場景和需求。文章內容將圍繞幾種常
請問使用AFE4400SPO2EVM測試完之后，GUI里面的數據如何作為原始數據導入到python操作界面里呢？
請問使用AFE4400SPO2EVM測試完之后，GUI里面的數據如何作為原始數據導入到python操作界面里呢？
發表于 01-03 07:38
AMC1305L25怎么樣才可以把這個芯片的模型數據什么的導入到TINA或者是MULTISM里面進行仿真??？
在下想做一個AMC1305L25這個芯片的仿真，請問怎么樣才可以把這個芯片的模型數據什么的導入到TINA或者是MULTISM里面進行仿真啊！求助各位
發表于 12-20 07:07
請問怎么將purepath studio(Home audio) mini DSP GDE代碼怎么導入到tas5754？
我用的評估板是tas5754，請問怎么將 purepath studio(Home audio) mini DSP GDE代碼怎么導入到評估板？
發表于 10-23 07:37
立創商城導出來的CAE和PCB封裝用PADS導入遇到的問題
能導入的低版本DXP格式
如果采用第一種方法導入，就出現了分配CAE封裝的時候，管腳不能自動識別的問題，請問這個問題有解嗎？只不過不想自己畫CAE封裝而已，在pads里面，想直接導入立
發表于 09-21 17:17
AD畫完原理圖后如何導入PCB
在Altium Designer（簡稱AD）中，將畫完的原理圖導入到PCB（Printed Circuit Board，印制電路板）是一個關鍵的設計步驟。以下是導入過程： 一、準備階段 確保原理圖
altium怎么把原理圖導入pcb
在Altium Designer中，將原理圖導入到PCB設計是一個關鍵的步驟，它確保了電路設計的準確性和可制造性。這個過程涉及到多個階段，包括原理圖的創建、編譯、檢查以及最終的導入到PCB。 1.
直接下載了OPA659的PCB封裝，用ultra librarian導入到cadence allegro 16.6里面，為什么會報錯？
直接下載了OPA659的PCB封裝，用ultra librarian 導入到cadence allegro 16.6里面了，但是想要放置到板子上的時候會報錯：
E- (SPMHGE-82
發表于 08-27 08:29
優化 FPGA HLS 設計
，將設計導出到 RTL 中的 Vivado 項目中。在“解決方案”下，選擇“導出 RTL”。
它將在后臺執行 Vivado 并生成項目文件 (XPR)。它還應該編譯設計，并且應該在控制臺
發表于 08-16 19:56
NE5534導入到Pspice只有七個腳，且按照生成的.lib文件對應的管腳連接的電路仿真出錯怎么解決？
NE5534導入到Pspice只有七個腳 且按照生成的.lib文件對應的管腳連接的電路仿真出錯 求解NE5534的準確pspice模型
發表于 08-15 08:10
工商網監
評論