女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

剖析具有挑戰性的設計時鐘方案

OpenFPGA ? 來源:OpenFPGA ? 作者:OpenFPGA ? 2021-06-17 16:34 ? 次閱讀

時鐘設計方案在復雜的FPGA設計中,設計時鐘方案是一項具有挑戰性的任務。設計者需要很好地掌握目標器件所能提供的時鐘資源及它們的限制,需要了解不同設計技術之間的權衡,并且需要很好地掌握一系列設計實踐知識。

不正確的設計或次優的時鐘方案可能會導致在最好情況下較差的設計性能,或者在最壞情況下的隨機和難以查找的錯誤。FPGA時鐘資源指目標FPGA中大量與時鐘有關的不同資源,如時鐘類型(局部的和全局的)、頻率限制和不同時鐘管理器的抖動特性,以及能用于單個時鐘域的時鐘最大數量。本文介紹了時鐘設計方案中的每個部分,并推薦了一些設計方法。

內部產生的時鐘是組合邏輯或寄存器的輸出,如圖1所示。

fcdcedaa-ca99-11eb-9e57-12bb97331649.png

組合邏輯產生的時鐘可能有毛刺,會被錯誤地當成有效時鐘邊沿,在設計中會導致功能錯誤。因此,不要使用組合邏輯的輸出作為時鐘。內部產生的時鐘使用通用布線資源。因此,與專用時鐘布線相比延遲較長。其后果是時鐘偏移增加,滿足時序的過程更加困難。如果大量的邏輯使用了該內部時鐘,這個問題尤為突出。公眾號:OpenFPGA作為一般規則,盡量避免使用內部產生的時鐘,盡可能使用專用時鐘資源。

除了一些特殊電路[如雙倍數據速率(DDR)的數據捕獲]之外,寄存數據通常總是使用時鐘的上升沿或下降沿。使用兩個邊沿帶來的問題是由于時鐘占空比可能并不總是50%,這會對電路的正常工作產生影響。

建議在頻率高的情況下使用差分時鐘。通常認為頻率高于100MHz以上屬于高頻。差分時鐘相比單端時鐘的主要優勢是共模噪聲抑制,因此抗噪聲性能更好。具有PECL、LVPECL和LVDS信號電平的差分時鐘是高速邏輯下時鐘的首選。Xilinx FPGA提供了一些用于差分時鐘的專用原語:IBUFDS、IBUFGDS、IBUFGDS_DIFF、OBUFDS、0BUFTDS等(見圖2)。

fd100be0-ca99-11eb-9e57-12bb97331649.png

時鐘門控是設計中通過使用控制信號,禁止或允許時鐘輸入到寄存器和其他同步元件上的一種方法。它能有效降低功耗,因此被廣泛應用于ASIC設計中。然而,在FPGA設計中應盡量避免使用門控時鐘。

不建議將時鐘信號作為通用邏輯的控制、復位或數據輸入。下面是這類電路的例子。

module clock_schemes(input clk1,clk2,clk3,clk4,clk5,input data_in,output reg data_out1,data_out2,data_out3,data_out4,data_out5,data_out6);wire data_from_clock, reset_from_clock, control_from_clock;/ / 時鐘被用做數據輸入assign data_from_clock = clk1;always @(posedge clkl) data out1 《= ~data out1;

always @(posedge clk2) data out2 《= ~data out2 & data_from_clock;

/ / 時鐘被用做復位輸入assign reset_from_clock = clk3;always @(posedge clk3) data out3 《= ~data out2;always @(posedge clk4, posedge reset_from_clock) if (reset_from_clock) data_out4 《= 0; else data out4 《= data in;/ / 時鐘被用做控制assign control_from_clock = clk5;always @(posedge clk5) data out5 《= ~data out5;always @(*) data_out6 = control_from_clock ? data_in : data_out6;endmodule // clock schemes

許多與FPGA接口的外設都使用與數據一樣的源同步時鐘。如果接口在高速下工作,可能需要對時鐘邊沿進行校準,以便在數據窗口的中間捕獲數據。為實現動態校準Xilinx MMCM原語提供了動態重新配置端口DRP),允許時鐘的可編程相位偏移。圖3說明了來自MMCM的時鐘被移位后,使時鐘的上升沿在窗口的中間位置采樣數據。

fd1e4714-ca99-11eb-9e57-12bb97331649.png

當同一個邏輯有來自不同時鐘源的時鐘時,需要在設計中對這些時鐘源進行時鐘復用(見圖4)。一個例子是使用2.5MHz、25MHz或125MHz時鐘的以太網MAC,選取哪種時鐘取決于10Mbps、100Mbps或1Gbps的協商速度(negotiated speed)。另一個例子是電源內置自測(BIST)電路,在正常工作期間,使用了來自同一個時鐘源的不同時鐘信號。公眾號:OpenFPGA

建議使用專用的時鐘資源實現時鐘復用,確保輸人和輸出時鐘使用專用時鐘線,而不是通用邏輯。參與復用的時鐘頻率可能彼此并不相關。使用組合邏輯實現的多路復用器在切換時會在時鐘線上產生毛刺,從而危害整個系統。這些毛刺會被一些寄存器當成有效時鐘邊沿,而被另一些寄存器忽略。

Xilinx提供了能在兩個全局時鐘源之間進行復用的BUFGMUX原語。它還確保了當輸人時鐘切換后不會產生毛刺。時鐘復用需要對復用器中所有從輸入到輸出的時鐘路徑進行細致的時序約束

fd4dc174-ca99-11eb-9e57-12bb97331649.png

檢測時鐘缺失 (absence)的一種方法,是使用其他更高速的時鐘對其進行過采樣,缺點是時鐘可能沒有可用的高速時鐘。還有一種方法是使用 Xilinx MMCM 原語的 locked 輸出,如圖 5 所示。

fd62738a-ca99-11eb-9e57-12bb97331649.png

編輯:jq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21949

    瀏覽量

    613732
  • 寄存器
    +關注

    關注

    31

    文章

    5415

    瀏覽量

    123218
  • 數據
    +關注

    關注

    8

    文章

    7238

    瀏覽量

    90946
  • Xilinx
    +關注

    關注

    73

    文章

    2181

    瀏覽量

    124272

原文標題:FPGA時鐘設計方案

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    TSN時鐘同步精度技術解析:TSN網絡的基石與保障

    ,精確同步已成為剛性需求。本文圍繞時鐘同步精度測試展開,涵蓋測試方法、信而泰測試方案等關鍵內容,旨在深入剖析時鐘同步精度測試的全貌,為相關技術研究與應用提供有力參考。 二、
    的頭像 發表于 04-25 09:56 ?162次閱讀
    TSN<b class='flag-5'>時鐘</b>同步精度技術解析:TSN網絡的基石與保障

    天合光能全新極端氣候解決方案剖析

    相關測試和產品設計減少風險。天合光能深度剖析了全新推出的極端氣候解決方案,以極御組件和智能跟蹤雙核驅動,高效防護頻發的極端天氣。
    的頭像 發表于 04-09 17:03 ?342次閱讀

    EMC電磁兼容摸底檢測測試整改:技術挑戰與解決方案

    南柯電子|EMC電磁兼容摸底檢測測試整改:技術挑戰與解決方案
    的頭像 發表于 04-07 14:44 ?232次閱讀
    EMC電磁兼容<b class='flag-5'>性</b>摸底檢測測試整改:技術<b class='flag-5'>挑戰</b>與解決<b class='flag-5'>方案</b>

    全面剖析倒裝芯片封裝技術的內在機制、特性優勢、面臨的挑戰及未來走向

    半導體技術的日新月異,正引領著集成電路封裝工藝的不斷革新與進步。其中,倒裝芯片(Flip Chip)封裝技術作為一種前沿的封裝工藝,正逐漸占據半導體行業的核心地位。本文旨在全面剖析倒裝芯片封裝技術的內在機制、特性、優勢、面臨的挑戰及其未來走向。
    的頭像 發表于 03-14 10:50 ?473次閱讀

    分享醫院電子時鐘系統的設計原則

    。在項目實施中所采用的設備和技術屬主流產品,在相應的應用領域占有較大的市場,考慮到電子時鐘系統建成后將在很長一段時間內使用,所以在選擇技術的時候具有一定的前瞻,同時也充分考慮到技術生命周期,保證技術
    發表于 02-24 22:12

    電動輪椅采用磁吸彈簧針充電方案的優勢分析

    電動輪椅在老年人的日常生活中是得力的生活幫手之一。電動輪椅是增加了電動馬達和導航控制的手段的輪椅。通常是一個小的操縱桿安裝在扶手上。 在充電方面,電動輪椅使用磁吸彈簧針充電方案具有創新挑戰
    的頭像 發表于 01-15 17:39 ?434次閱讀
    電動輪椅采用磁吸彈簧針充電<b class='flag-5'>方案</b>的優勢分析

    基于FPGA的實時時鐘設計

    本次設計采用了美國DALLAS公司推出的一種高性能、低功耗、帶RAM的實時時鐘電路 DS1302,它可以對年、月、日、周、時、分、秒進行計時具有閏年補償功能,工作電壓為2.5V~5.5V。采用三線
    的頭像 發表于 01-06 16:06 ?1087次閱讀
    基于FPGA的實時<b class='flag-5'>時鐘</b>設計

    從零到一:搭建屬于自己的海外IP代理池

    從零到一搭建屬于自己的海外IP代理池是一個復雜但具有挑戰性的任務,它涉及多個步驟和考慮因素。
    的頭像 發表于 11-15 08:15 ?986次閱讀

    2024年ICPC與華為挑戰賽冠軍杯圓滿落幕

    近日,2024年ICPC&華為挑戰賽冠軍杯在深圳圓滿落幕。該活動由華為和ICPC聯合舉辦,匯聚全球頂尖的編程人才,共同探討和解決具有挑戰性的工業界真實問題,并對未來技術發展趨勢及關鍵挑戰
    的頭像 發表于 10-27 16:00 ?1258次閱讀

    邊緣計算的技術挑戰與解決方案

    邊緣計算作為一種新型的計算架構,在帶來諸多優勢的同時,也面臨著一些技術挑戰。以下是對邊緣計算的技術挑戰及相應解決方案的分析: 一、技術挑戰 資源受限 邊緣設備通常
    的頭像 發表于 10-24 14:36 ?1433次閱讀

    時鐘恢復的原理及設計挑戰

    在當今高速發展的通信技術中,時鐘恢復已成為實現高速串行數據傳輸的關鍵。這項技術廣泛應用于以太網、PCI Express、Aurora等通信協議中,成為這些系統達到高帶寬傳輸不可或缺的一部分。本文將
    的頭像 發表于 09-10 10:38 ?1686次閱讀
    <b class='flag-5'>時鐘</b>恢復的原理及設計<b class='flag-5'>挑戰</b>

    【智能生活新寵】:WTR096芯片語音時鐘方案,錄音播放+時鐘提醒+計時時鐘功能一體,一鍵掌控您的日常節奏

    的健康與生活。我司推出的WTR096芯片,集錄放音、播放、計時時鐘功能于一身,專為這類產品量身打造,能夠為者智能語音時鐘提供可靠且優質的解決方案。我們先了解一下這些
    的頭像 發表于 08-30 13:21 ?724次閱讀
    【智能生活新寵】:WTR096芯片語音<b class='flag-5'>時鐘</b><b class='flag-5'>方案</b>,錄音播放+<b class='flag-5'>時鐘</b>提醒+<b class='flag-5'>計時時鐘</b>功能一體,一鍵掌控您的日常節奏

    康謀分享 | 在基于場景的AD/ADAS驗證過程中,識別挑戰性場景!

    基于場景的驗證是AD/ADAS系統開發過程中的重要步驟,然而面對海量駕駛記錄數據時,如何實現自動且高效地識別、分類和提取駕駛記錄中的挑戰性場景?本文康謀為您介紹IVEX軟件識別挑戰性場景并進行數據分析的強大功能。
    的頭像 發表于 08-28 10:16 ?1345次閱讀
    康謀分享 | 在基于場景的AD/ADAS驗證過程中,識別<b class='flag-5'>挑戰性</b>場景!

    CC2340系統降低成本的方案剖析

    電子發燒友網站提供《CC2340系統降低成本的方案剖析.pdf》資料免費下載
    發表于 08-27 09:43 ?0次下載
    CC2340系統降低成本的<b class='flag-5'>方案</b><b class='flag-5'>剖析</b>

    FPGA設計面臨的挑戰和解決方案

    設計可靠的可編程邏輯門陣列(FPGA)對于不容故障的系統來說是一項具有挑戰性的任務。本文介紹FPGA設計的復雜,重點關注如何在提高可靠的同時管理隨之帶來的功耗增加、設計復雜
    的頭像 發表于 08-06 11:33 ?828次閱讀