女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

FPGA之選擇多個jobs能加快實現速度么?

OpenFPGA ? 來源:未知 ? 作者:徐起 ? 2021-02-11 11:33 ? 次閱讀

在用Vivado對工程編譯時,會彈出下面的對話框:

備注:雖然FPGA不能叫編譯,但很多工程師為了方便起見,將綜合+實現+生成bit文件的過程統稱為編譯了,這種說法大家理解就好。

a9e61696-5841-11eb-8b86-12bb97331649.png

很多工程師都會選擇多個jobs進行編譯,以為這樣會更快一些,而且這個jobs的數量跟本地CPU的線程數是一致的,這就更加讓工程師們認為這個選項就是多線程編譯了。

但對Vivado更加熟悉的工程師,肯定會知道,Vivado中的多線程是通過tcl腳本去設置的,而且目前最大可使用的線程數是8個,那這個jobs跟多線程有什么關系呢?使用多個jobs能加快編譯速度么?

我們首先來看jobs的定義,在UG904中這樣寫道:

aa2656c0-5841-11eb-8b86-12bb97331649.png

因此,這個jobs是我們在同時有多個runs在跑的時候才起效的,如果只有一個Design run,那這個參數是不起效的。

對于多線程,在UG904中是這樣說的:

aab33568-5841-11eb-8b86-12bb97331649.png

Implementation過程,最多使用8個線程,在Windows上,默認是2線程;在Linux上,默認是8線程;我們可以通過tcl腳本改變線程數,使用方式為:

set_param general.maxThreads 8

也可以獲取當前使用的線程數:

get_param general.maxThreads

為了更直觀的體現jobs和threads的使用方式,下面進行慘無人道的試驗:

首先,處理器Intel的i7-8700k,6核12線程,下面記錄的時間僅是Implementation的時間,不包括Synthesis。

Test1為默認的2線程,最大jobs(12)的情況下,需要19min;

Test2把jobs降為1,線程還是2,仍然需要19min,說明在只有一個Design Run的時候,jobs的數量不影響編譯時間;

Test3是采用8線程,jobs跟Test1相同,都是12,此時需要17min,比默認的2線程快了2min;

Test4是在8線程的基礎上,把jobs降為1,此時還是17min,再次驗證了單個design run時,jobs的數量不影響編譯時間;

Test5是總共有6個Implementation的Design runs,采用8線程12jobs同時跑;

在下面這個圖中也可以看出來,此時CPU的利用率已經很高了。

ab6239aa-5841-11eb-8b86-12bb97331649.png

Test6也是6個Implementation的Design runs,8線程,但jobs設置為1,此時可以看出,只有一個design run在跑,其他都在等待中,要等這個前一個跑完后,后面的才會開始。

Test112219min

Test21219min

Test312817min

Test41817min

Test512838min

Test618120min

Numjobsthreadstime

從上面的試驗,我們可以總結如下:

對于單個design run,jobs的數量不影響編譯速度;

在Windows上,默認的線程數是2,我們可以通過tcl來改變線程數,但每打開工程后都要重新設置一下,多線程會使綜合實現的時間縮短,但效果并不是很明顯;網上有個工程師說本來2線程1小時編譯完的工程,用了8線程后,編譯時間為50分鐘;

在多個design runs時,jobs的數量是當前可以同時運行的design run的個數。

原文標題:Vivado中jobs和threads的區別?選擇多個jobs能加快實現速度么?

文章出處:【微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

責任編輯:haq

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21968

    瀏覽量

    614296
  • 編譯
    +關注

    關注

    0

    文章

    676

    瀏覽量

    33761
  • Vivado
    +關注

    關注

    19

    文章

    830

    瀏覽量

    68248

原文標題:Vivado中jobs和threads的區別?選擇多個jobs能加快實現速度么?

文章出處:【微信號:Open_FPGA,微信公眾號:OpenFPGA】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦
    熱點推薦

    FPGA從0到1學習資料集錦

    FPGA實現,使用非常靈活。而且在大容量的 FPGA 中還可以集成多個軟 core,實現多核并行處理。硬 core是在特定的
    發表于 05-13 15:41

    MATLAB中的simulink中仿真速度過慢,狀態量數值很小可以忽略,怎么忽略較小數值,加快仿真進度呢?

    10^-6s),導致我仿真10s要用特別久的時間。 在仿真的過程中,很多的狀態量其實可以看作零,但是MATLAB都有帶入計算,怎么才能設置其最小計算單位,減小計算量呢? 所以想請教一下大佬,怎么可以加快仿真速度呢,還是我在計算的過程中,有什么設置上的問題
    發表于 02-23 23:08

    選擇一款能夠實現多個通道數據采集的ADC,求推薦

    各位專家好!這邊想選擇一款能夠實現多個通道數據采集的ADC,由于對通道間的幅度和相位一致性要求較高,最好可以嚴格控制各通道之間的同步,要求單個通道的吞吐量為1MSPS以上,SNR最好在90dB以上
    發表于 01-24 08:28

    基于Agilex 5 FPGA的模塊系統介紹

    ,這些應用要求以更低功耗實現更高性能。SoM可以大大簡化和加快嵌入式解決方案的開發,為降低板卡設計和驗證的相關風險提供理想起點,并加快產品上市速度
    的頭像 發表于 12-19 17:10 ?657次閱讀
    基于Agilex 5 <b class='flag-5'>FPGA</b>的模塊系統介紹

    TLC5602實現輸出40MHZ的速度嗎?

    請問這顆DAC實現輸出40MHZ的速度嗎,兩個電壓軌,占空比50%就行,有其它的推薦嗎,設計簡單,性價比高一點的。
    發表于 11-26 07:11

    LMK05318在TICS Pro中怎樣設置,可以加快同步的速度實現幾分鐘之內相位同步?

    同步可能需要數小時。請問在TICS Pro中怎樣設置,可以加快同步的速度實現幾分鐘之內相位同步?可以接受同步過程中輸出頻率的偏差,但要求相位快速同步。附件是我這次的使用的配置文件,請問這樣的配置是否有問題?
    發表于 11-12 06:46

    基于FPGA實現FIR數字濾波器

    。隨著現代數字通信系統對于高精度、高處理速度的需求,越來越多的研究轉向采用FPGA實現FIR濾波器。而對于FIR濾波器要充分考慮其資源與運行速度的合理優化,各種不同的FIR濾波結構各
    的頭像 發表于 11-05 16:26 ?1598次閱讀
    基于<b class='flag-5'>FPGA</b><b class='flag-5'>實現</b>FIR數字濾波器

    TLV320AIC3104數據表中的插圖,請問1實現調音量嗎?2實現多通道混音嗎?

    TLV320AIC3104數據表中的插圖,請問1實現調音量?2實現多通道混音
    發表于 11-04 06:36

    tlv320aic3106的tdm模式實現多個mic的信號分時復用嗎?

    我想問一下,tlv320aic3106的tdm模式,實現多個mic的信號分時復用嗎?
    發表于 10-15 08:34

    同步與多個FPGA接口的千兆樣本ADC

    電子發燒友網站提供《同步與多個FPGA接口的千兆樣本ADC.pdf》資料免費下載
    發表于 10-10 11:32 ?0次下載
    同步與<b class='flag-5'>多個</b><b class='flag-5'>FPGA</b>接口的千兆樣本ADC

    FPGA在圖像處理領域的優勢有哪些?

    語言編程的,因此可以根據圖像處理的實際需求,動態地調整硬件資源的使用。這使得FPGA在處理圖像時能夠實現更高的效比,從而降低系統的功耗。這對于需要長時間運行的圖像處理系統尤為重要。 五、可重配置性
    發表于 10-09 14:36

    AM625SIP處理器如何透過整合LPDDR4,加快開發速度

    電子發燒友網站提供《AM625SIP處理器如何透過整合LPDDR4,加快開發速度.pdf》資料免費下載
    發表于 08-28 10:47 ?0次下載
    AM625SIP處理器如何透過整合LPDDR4,<b class='flag-5'>加快</b>開發<b class='flag-5'>速度</b>

    聲發射系統的技術指標:最高采樣速度選擇

    雖然理論上采樣速度越高獲得的數字信號越完整,但考慮到實際應用的成本,無法實現無限高甚至過高,只能選擇合理(即滿足應用要求)的采樣速度。例如,采樣速度
    的頭像 發表于 08-26 17:30 ?680次閱讀
    聲發射系統的技術指標:最高采樣<b class='flag-5'>速度</b>的<b class='flag-5'>選擇</b>

    如何在FPGA實現神經網絡

    隨著人工智能技術的飛速發展,神經網絡作為其核心組成部分,已廣泛應用于圖像識別、語音識別、自然語言處理等多個領域。然而,傳統基于CPU或GPU的神經網絡計算方式在實時性、效比等方面存在諸多挑戰。現場
    的頭像 發表于 07-10 17:01 ?3460次閱讀

    FPGA設計經驗圖像處理

    可以說是類似于CPU里面的Cache,但Cache不是你完全控制的,但Block Ram是完全可控的,可以用它實現各種靈活的運算處理。這樣FPGA通過緩存若干行圖像數據就可以對圖像進行實時處理,數據
    發表于 06-12 16:26