Del Jones ADI公司

在JESD204C入門系列的第1部分中，通過描述它解決的一些問題，對(duì)JESD204標(biāo)準(zhǔn)的新版本進(jìn)行了說明。通過描述新的術(shù)語和特性來總結(jié)B和C版本標(biāo)準(zhǔn)之間的差異，然后逐層概述這些差異。因?yàn)榈?部分已經(jīng)奠定了理解基礎(chǔ)，現(xiàn)在我們來進(jìn)一步研究一下JESD204C標(biāo)準(zhǔn)幾個(gè)更值得注意的新特性。

64b/66b和64b/80b鏈路層

對(duì)于64b/66b鏈路層，66位數(shù)據(jù)塊由兩個(gè)同步頭位，后接八個(gè)八位位組的樣本數(shù)據(jù)組成，其中部分是基于IEEE 802.3第49條定義的數(shù)據(jù)塊格式。與IEEE標(biāo)準(zhǔn)不同的是，它沒有編碼——有效載荷數(shù)據(jù)只是轉(zhuǎn)換器樣本數(shù)據(jù)，由傳輸層打包到數(shù)據(jù)幀中。由于沒有編碼來確保發(fā)生一定數(shù)量的數(shù)據(jù)轉(zhuǎn)換來提供dc平衡，因此必須對(duì)樣本數(shù)據(jù)進(jìn)行加擾。這些加擾的八位位組的幀數(shù)據(jù)被直接放入鏈路層，兩個(gè)同步頭位附加在其中。

64b/66b數(shù)據(jù)塊的格式如圖1所示。該示例展示了這樣的情況：一個(gè)數(shù)據(jù)通道由幀組成，每個(gè)幀包含來自一個(gè)轉(zhuǎn)換器的一個(gè)樣本。塊映射規(guī)則與來自JESD204B標(biāo)準(zhǔn)的幀映射規(guī)則非常相似。按順序完成八位位組到64位數(shù)據(jù)塊的映射，其中D0表示幀的第一個(gè)八位位組。例如，如果F = 8，D0表示JESD204C幀的第一個(gè)八位位組，D7表示JESD204C幀的最后一個(gè)八位位組。該幀的第一個(gè)八位位組的MSB是Converter0的Sample0的MSB（與JESD204B一樣）。例如，如果F = 2，D0和D1代表第一個(gè)幀，D2和D3代表第二個(gè)幀，以此類推。

為了與JESD204B中使用的方法保持一致，多塊中的八位位組按MSB到LSB的順序被轉(zhuǎn)移到加擾器/解擾器中。

在E = 1的情況中，每個(gè)多塊都從幀邊界開始。如果E > 1，擴(kuò)展多塊將從（必須從）幀邊界開始。有關(guān)更多信息，請(qǐng)參考多塊(MB)和擴(kuò)展多塊(EMB)章節(jié)。

圖1.64b/66b數(shù)據(jù)塊格式示例，LMFS = 1.1.2.1，N = N’ = 16。

同步頭是一個(gè)2位未加擾值，位于每個(gè)數(shù)據(jù)塊的開始位置，其內(nèi)容經(jīng)過解析之后，用于解碼單個(gè)同步轉(zhuǎn)換位。這些位要么采用0-1序列，表示邏輯1，要么采用1-0序列，表示邏輯0。

64b/80b數(shù)據(jù)塊的格式如圖2所示。除了樣本數(shù)據(jù)的八個(gè)八位位組和兩個(gè)同步頭之外，還具有兩個(gè)填充位，位于每個(gè)八位位組之間。填充位的值由17位PRBS序列決定，以減少雜散，并確保適當(dāng)數(shù)量的數(shù)據(jù)轉(zhuǎn)換以保持dc平衡。未加擾的填充位在樣本數(shù)據(jù)加擾之后插入到塊中。

圖2.64b/80b數(shù)據(jù)塊格式示例，LMFS = 1.1.2.1，N = N’ = 16。

提供64b/80b選項(xiàng)是為了與8b/10b保持相同的時(shí)鐘比，幫助簡(jiǎn)化鎖相環(huán)(PLL)設(shè)計(jì)，同時(shí)最小化雜散。對(duì)于希望通過使用前向糾錯(cuò)或利用同步字提供的其他功能的應(yīng)用，相比8b/10b，更應(yīng)該選擇64b/80b，稍后將就這一問題進(jìn)行詳細(xì)討論。

多塊(MB)和擴(kuò)展多塊(EMB)

JESD204C多塊中包含32個(gè)塊。每個(gè)多塊中的32個(gè)同步轉(zhuǎn)換位構(gòu)成一個(gè)32位同步字。稍后，我們將就此進(jìn)行詳細(xì)討論。擴(kuò)展多塊是一個(gè)E多塊容器，必須包含整數(shù)數(shù)量的幀。當(dāng)多幀不包含整數(shù)數(shù)量的幀時(shí)，要求E > 1。多塊和擴(kuò)展多塊的格式如圖3所示。

多塊可以是2112 (32×66)位，或者是2560 (32×80)位，具體由所用的64位編碼方案決定。對(duì)于大多數(shù)場(chǎng)景，擴(kuò)展多塊只是一個(gè)多塊。JESD204C中引入了E參數(shù)，確定了擴(kuò)展多塊中的多塊數(shù)量。E的默認(rèn)值為1。如上所述，當(dāng)幀F(xiàn)中的八位位組的數(shù)量不是2的倍數(shù)時(shí)，該配置要求E > 1。E的公式為：E = LCM(F, 256)/256。發(fā)送12位樣本且N’=12時(shí)，一般選擇這些配置，以最大化鏈路中的帶寬效率。這一要求確保EMB邊界與幀邊界一致。

圖4和圖5所示為E > 1的JESD204C配置示例。所示的JESD204C配置適用于以下情況：LMFS = 2.8.6.1，N’ = 12，E = 3。圖4顯示了傳輸層的映射情況。在這個(gè)配置中，每個(gè)通道有4個(gè)12位樣本，相當(dāng)于6個(gè)八位位組。由于多塊的每個(gè)塊都需要8個(gè)八位位組，因此該塊中填充了來自后續(xù)幀的2個(gè)八位位組（1.33個(gè)樣本）。

圖3.JESD204C多塊和擴(kuò)展多塊的格式。

圖4.傳輸層映射，LMFS = 2.8.6.1，N’ = 12，E = 3。

圖5顯示了如何使用來自傳輸層的數(shù)據(jù)幀來形成塊和多塊。如圖所示，可以看到幀邊界與每三個(gè)塊的塊邊界對(duì)齊。由于多塊由32個(gè)塊組成，所以要在第三個(gè)多塊之后才能和多塊對(duì)齊。因此，E = 3。

LEMC是擴(kuò)展多塊計(jì)數(shù)器，大致相當(dāng)于8b/10b鏈路層中的LMFC。SYSREF對(duì)系統(tǒng)中的所有LEMC進(jìn)行對(duì)齊，并使用LEMC邊界來確定同步和通道對(duì)齊。

圖5.串行輸出多塊/幀對(duì)齊，LMFS = 2.8.6.1，N’ = 12，E = 3。

同步字

32位同步字由多塊中32個(gè)塊的每個(gè)同步頭位組成，其中第一個(gè)傳輸?shù)氖俏?。同步字用于提供通道同步，并使能確定性延遲。此外，它還可以選擇性地提供CRC錯(cuò)誤校驗(yàn)、前向糾錯(cuò)，或者提供一個(gè)命令通道，供發(fā)射器與接收器通信。

32位同步字有三種不同的格式選項(xiàng)。在每種情況下，都需要多塊序列的結(jié)束，因?yàn)樗糜讷@得多塊同步和通道對(duì)齊。

64b/66b鏈路操作

當(dāng)使用64b/66b鏈路層時(shí)，鏈路的建立過程從同步頭對(duì)齊開始，然后是擴(kuò)展多塊同步，最后是擴(kuò)展多塊對(duì)齊。

同步頭對(duì)齊

同步頭中的同步轉(zhuǎn)換位確保在每個(gè)塊邊界（66位）都有一個(gè)數(shù)據(jù)轉(zhuǎn)換。JESD204C接收器中的狀態(tài)機(jī)檢測(cè)到一個(gè)數(shù)據(jù)轉(zhuǎn)換，在66位后再查找另一個(gè)轉(zhuǎn)換。如果狀態(tài)機(jī)檢測(cè)到64個(gè)連續(xù)以66位間隔進(jìn)行的位轉(zhuǎn)換，則會(huì)實(shí)現(xiàn)同步頭鎖定(SH_lock)。如果沒有檢測(cè)到64個(gè)連續(xù)轉(zhuǎn)換，則重新啟動(dòng)狀態(tài)機(jī)。

圖6.JESD204C擴(kuò)展多塊（通道）對(duì)齊。

擴(kuò)展多塊同步

一旦實(shí)現(xiàn)同步頭對(duì)齊，接收器就會(huì)在轉(zhuǎn)換位中查找擴(kuò)展多塊結(jié)束(EoEMB)序列(100001)。同步字的結(jié)構(gòu)確保此序列只能在適當(dāng)?shù)臅r(shí)間發(fā)生。一旦確定EoEMB，狀態(tài)機(jī)將檢查每32個(gè)同步字，以確保存在多塊結(jié)束導(dǎo)頻信號(hào)(00001)。如果E = 1，EoEMB位也會(huì)存在導(dǎo)頻信號(hào)。如果E > 1，那么每個(gè)E × 32轉(zhuǎn)換位，導(dǎo)頻信號(hào)都將包含EoEMB位。一旦檢測(cè)到四個(gè)連續(xù)的有效序列，就可以實(shí)現(xiàn)擴(kuò)展多塊結(jié)束鎖定(EMB_LOCK)。繼續(xù)監(jiān)測(cè)每個(gè)E × 32轉(zhuǎn)換位，如果沒有檢測(cè)到有效的序列并重置對(duì)齊過程，則EMB_LOCK丟失。

擴(kuò)展多塊（通道）對(duì)齊

使用64b/66b鏈路層時(shí)的通道對(duì)齊與使用8b/10b鏈路層時(shí)的通道對(duì)齊非常相似，每個(gè)通道上的JESD204C接收器都使用一個(gè)彈性緩沖區(qū)來存儲(chǔ)傳入的數(shù)據(jù)。這被稱為擴(kuò)展多塊對(duì)齊，緩沖區(qū)開始在EoEMB邊界（而不是在使用8b/10b鏈路層時(shí)ILAS期間的/K/至/R/邊界）存儲(chǔ)數(shù)據(jù)。圖6說明了如何實(shí)現(xiàn)通道對(duì)齊。每個(gè)通道的接收緩沖區(qū)在接收到EoEMB的最后一位之后開始緩沖數(shù)據(jù)（最后一個(gè)接收通道除外）。接收到最后一個(gè)接收通道的EoEMB之后，會(huì)觸發(fā)釋放所有通道的接收緩沖區(qū)，所以現(xiàn)在所有通道都是對(duì)齊的。

錯(cuò)誤監(jiān)測(cè)和前向糾錯(cuò)

JESD204C同步字選項(xiàng)讓用戶能夠監(jiān)測(cè)或糾正JESD204數(shù)據(jù)傳輸中可能發(fā)生的錯(cuò)誤。糾錯(cuò)會(huì)導(dǎo)致額外的系統(tǒng)延遲。對(duì)于大多數(shù)應(yīng)用，使用CRC-12同步字進(jìn)行錯(cuò)誤監(jiān)測(cè)是可行的，因?yàn)樗峁┝舜笥? × 10-15的誤碼率(BER)。

JESD204C發(fā)射器中的CRC-12編碼器接收每個(gè)多塊的加擾數(shù)據(jù)位，并計(jì)算12個(gè)奇偶校驗(yàn)位。這些奇偶校驗(yàn)位在隨后的多塊中傳輸?shù)浇邮掌?。接收器同樣將從接收到的每個(gè)數(shù)據(jù)多塊中計(jì)算12個(gè)奇偶校驗(yàn)位，并與同步字中接收到的位進(jìn)行對(duì)比。如果所有奇偶校驗(yàn)位都不匹配，則接收到的數(shù)據(jù)中至少存在一個(gè)錯(cuò)誤，可以觸發(fā)錯(cuò)誤標(biāo)志。

對(duì)于對(duì)額外延遲不敏感但對(duì)錯(cuò)誤敏感的應(yīng)用（例如測(cè)試和測(cè)量設(shè)備），使用FEC可以得到優(yōu)于10 × 10-24的誤碼率。JESD204C發(fā)射器中FEC電路計(jì)算多塊中已加擾數(shù)據(jù)位的FEC奇偶校驗(yàn)位，并在下一個(gè)多塊的同步頭位流上對(duì)這些奇偶校驗(yàn)位編碼。接收器計(jì)算接收位的校驗(yàn)子，本地生成的奇偶校驗(yàn)位和接收到的奇偶校驗(yàn)位之間的差異就在于此。如果校驗(yàn)子為0，則假定接收到的數(shù)據(jù)位正確。如果校驗(yàn)子非0，則可以用它來確定最可能的錯(cuò)誤。

FEC奇偶校驗(yàn)位的計(jì)算方法與CRC相似。FEC編碼器接收多塊的2048位加擾數(shù)據(jù)位，并添加26位奇偶校驗(yàn)位，以構(gòu)建一個(gè)縮短的二進(jìn)制循環(huán)碼。該碼的發(fā)生器多項(xiàng)式為：

對(duì)于每個(gè)多塊，這個(gè)多項(xiàng)式可以糾正最多9位突發(fā)錯(cuò)誤。

總結(jié)

為了滿足未來幾年數(shù)據(jù)密集型應(yīng)用更快處理數(shù)據(jù)的需求，JESD204C將多千兆位接口定義為數(shù)據(jù)轉(zhuǎn)換器和邏輯器件之間必需的通信通道。高達(dá)32 GSPS的通道速率和64b/66b編碼使超高帶寬應(yīng)用能以最小的開銷來提高系統(tǒng)效率。這些和其他標(biāo)準(zhǔn)改進(jìn)對(duì)于5G通信、雷達(dá)和電子戰(zhàn)應(yīng)用都大有裨益。再加上糾錯(cuò)功能，先進(jìn)的儀器儀表和其他應(yīng)用都能夠無錯(cuò)運(yùn)行多年。

有關(guān)JESD204及其在ADI公司產(chǎn)品中的實(shí)現(xiàn)的更多信息，請(qǐng)?jiān)L問ADIJESD204串行接口頁面。有關(guān)ADI高速轉(zhuǎn)換器的更多信息，請(qǐng)?jiān)L問我們的RF轉(zhuǎn)換器頁面和28 nm RF 數(shù)據(jù)轉(zhuǎn)換器頁面。有關(guān)ADI收發(fā)器產(chǎn)品的更多信息，請(qǐng)?jiān)L問我們的RadioVerse頁面。

作者簡(jiǎn)介

Del Jones是位于美國(guó)北卡羅來納州格林斯博羅的高速轉(zhuǎn)換器團(tuán)隊(duì)的應(yīng)用工程師。他自2000年以來一直為ADI工作，負(fù)責(zé)支持ADC、DAC和串行接口。加入ADI之前，他曾在電信行業(yè)擔(dān)任電路板和FPGA設(shè)計(jì)工程師。Del畢業(yè)于德克薩斯大學(xué)達(dá)拉斯分校，獲電氣工程學(xué)士學(xué)位。

審核編輯 黃昊宇