1 引 言

利用高速線掃描攝像機(jī)進(jìn)行監(jiān)控，具有在線監(jiān)控、高精度和高速度的特點(diǎn)，一般常見的線掃描攝像機(jī)，感光器上的每個(gè)像素在進(jìn)行動(dòng)態(tài)掃描時(shí)，每次僅對(duì)移動(dòng)中的物體做一次曝光，而時(shí)間延遲積分（TDI）電路具備較多且有效的積分時(shí)間，從而增強(qiáng)信號(hào)的輸出強(qiáng)度。目前，TDI技術(shù)的研究多局限于CCD工藝。CCD器件是實(shí)現(xiàn)TDI的理想器件，它能夠?qū)崿F(xiàn)無噪聲的電荷累加，但傳統(tǒng)CCD圖像傳感器技術(shù)存在驅(qū)動(dòng)電路和信號(hào)處理電路難與CCD成像陣列單片集成，需要較高的工作電壓，不能與深亞微米超大規(guī)模集成電路工藝兼容，圖像信息不能隨機(jī)讀取等欠缺。隨著CMOS集成電路工藝和開關(guān)電容電路設(shè)計(jì)技術(shù)的發(fā)展，CMOS圖像傳感的光電轉(zhuǎn)換、讀出和A/D轉(zhuǎn)換等功能已實(shí)現(xiàn)單芯片，但目前有關(guān)利用CMOS工藝實(shí)現(xiàn)線陣TDI的技術(shù)鮮有報(bào)道，其主要技術(shù)難點(diǎn)為如何實(shí)現(xiàn)低噪聲的信號(hào)累加。本文在研究CMOS電路噪聲的基礎(chǔ)上提出了基于CMOS工藝采用開關(guān)電容電路實(shí)現(xiàn)TDI功能的電路結(jié)構(gòu)，詳細(xì)分析了電路的噪聲，提出了器件級(jí)噪聲優(yōu)化方法，采用SMIC 0.35 μm CMOS工藝進(jìn)行了仿真，仿真結(jié)果表明，該電路能夠?qū)崿F(xiàn)TDI功能，并且具有低噪聲的特性。

2 TDI工作原理

TDI是指對(duì)同一移動(dòng)中的物體進(jìn)行多次曝光并將其積累。由于感光器積累多次的入射光，圖像信號(hào)及整體亮度也相應(yīng)大幅提升。在對(duì)入射信號(hào)累加的同時(shí)，對(duì)噪聲信號(hào)也進(jìn)行了累加，因此低噪聲的電路設(shè)計(jì)成了設(shè)計(jì)中的重點(diǎn)。CMOS-TDI結(jié)構(gòu)如圖1所示，它類似于普通面陣CMOS圖像傳感器，n級(jí)的TDI由n行像素單元、積分陣列組和列并行ADC組成。其中，m為像素單元的個(gè)數(shù)，n為級(jí)數(shù)。本設(shè)計(jì)中，n=32。

3 電路設(shè)計(jì)

3.1 光敏單元的設(shè)計(jì)

像素單元的物理結(jié)構(gòu)包括光電二極管、行選信號(hào)、電源、地信號(hào)和源跟隨晶體管等。由于有源像素相對(duì)于無源像素有低讀出噪聲、可集成到更大規(guī)模陣列和高速讀出等優(yōu)勢(shì)，采用三管有源像素結(jié)構(gòu)。該結(jié)構(gòu)的填充系數(shù)相對(duì)較高，而且尋址方式簡(jiǎn)單。其電路結(jié)構(gòu)如圖2所示。

3.2 積分電路的設(shè)計(jì)

采用的積分器如圖3所示，包括采樣電容、積分電容和兩相不交迭時(shí)鐘。工作過程為：在采樣模式下，S1和S3閉合，S2和S4斷開，采樣電容CS兩端的電壓追蹤輸入信號(hào)，積分電容C1保持初始值不變。在向積分模式的轉(zhuǎn)換過程中，S1和S3斷開，S2和S4閉合，存儲(chǔ)在Cs上的電荷通過虛地點(diǎn)傳到CI上。采用適當(dāng)?shù)臅r(shí)序，使S3和S1之前斷開，可以避免與輸入有關(guān)的電荷注入。

3.3 開關(guān)電容電路噪聲

3.3.1 采樣相噪聲

首先分析積分器采樣相噪聲。采樣網(wǎng)絡(luò)及采樣噪聲的電路模型如圖4所示，此時(shí)積分器可等同于RC網(wǎng)絡(luò)。值得注意的是，若采樣時(shí)間遠(yuǎn)大于RC網(wǎng)絡(luò)的時(shí)間常數(shù)，即有充分的時(shí)間使之建立，開關(guān)上的壓降在采樣相結(jié)束時(shí)近似為0。同時(shí)，開關(guān)的動(dòng)作過程使開關(guān)的Si和氧化物界面狀態(tài)復(fù)位，從而阻止低頻1/f噪聲的積累。所以1/f噪聲在采樣階段可以忽略。

用作開關(guān)作用的MOS管，其熱噪聲譜密度可表示為

其中：Rs為MOS管的等效電阻;γ=1。VOUT端噪聲功率可表示為

其中，

對(duì)式（2）積分得到

觀察式（3）可以發(fā)現(xiàn)，Rs并不出現(xiàn)在表達(dá)式中，但Rs對(duì)噪聲的譜密度有帶限作用。

3.3.2 積分相噪聲

采樣階段獲得的電荷在積分階段傳輸至積分電容。開關(guān)引入多余的熱噪聲，引入的噪聲被運(yùn)放和開關(guān)的開啟阻抗以及電容形成的時(shí)間常數(shù)所帶限，如圖5所示。

由小信號(hào)等效電路推導(dǎo)傳輸函數(shù)可得

其中：PA=gm/CS，Ps=-1/RsCS，gm為輸入MOS管跨導(dǎo)，而且│ Ps│≥│PA│。在頻域內(nèi)積分推出

因?yàn)椹s│》│ PA│，式（5）可簡(jiǎn)化為

，通過合理選擇積分電容和采樣電容的比值，可以優(yōu)化噪聲特性。綜合考慮噪聲、面積等綜合因素，選擇CS=CI=2pF。

3.4 低噪聲運(yùn)算放大器的設(shè)計(jì)

積分器中，運(yùn)算放大器采用folded cascode結(jié)構(gòu)的兩級(jí)運(yùn)放，如圖6所示。其中folded Cascode共源、共柵結(jié)構(gòu)能夠提高電路的增益，從而減小積分器的泄漏因子，而class AB類的輸出級(jí)提高了非線性的轉(zhuǎn)換速度。分析可知，運(yùn)放第2級(jí)器件產(chǎn)生的噪聲在等效到輸入端時(shí)要除以第1級(jí)的增益，而通常情況下，第1級(jí)為高增益級(jí)，因此第2級(jí)器件對(duì)噪聲貢獻(xiàn)很小。在本文討論中，將第2級(jí)器件產(chǎn)生的噪聲忽略不計(jì)。具體分析為：將MOS管的器件噪聲等效為與柵極串連的電壓源，則該電路的第1級(jí)輸出OUT1端的總噪聲電流可以表示為

假設(shè)I3=I11=2I1=2I7，并考慮其對(duì)稱性，有

其中，Gm表示有效跨導(dǎo)，

，兇為gmγd》1，因此級(jí)聯(lián)順件M5、M6、M9和M10產(chǎn)生的噪聲可以忽略。輸出噪聲電流可表示為

，將其等效到運(yùn)放輸入端，得到等效輸入噪聲電壓為

3.4.1 熱噪聲分析

MOS器件等效到柵極的熱噪聲譜密度可表示為

式中：對(duì)于工作在飽和區(qū)的長(zhǎng)溝道MOS晶體管，可由推導(dǎo)得到γ=2/3，而對(duì)于亞微米MOS晶體管，γ可能需要更大的值來代替，在某種程度上γ還隨漏源電壓而改變［8］;k=1.38×10-23J/K，是玻爾茲曼常數(shù)。將式（9）代入式（8）得到圖6所示運(yùn)放的等效輸入熱噪聲的譜密度

其中

式中：S=W/L即器件寬長(zhǎng)比;μn、μp分別為電子和空穴的遷移率。由上述推導(dǎo)可知，增大S1和I1即增大輸入器件的寬長(zhǎng)比和輸入級(jí)的尾電流可減小熱噪聲。在設(shè)計(jì)中，還應(yīng)考慮工藝參數(shù)與器件寬長(zhǎng)比的關(guān)系等因素。

3.4.2 1/f噪聲分析

MOS器件等效到柵極的1/f噪聲譜密度可表示為

其中，K是與工藝有關(guān)的常數(shù)，數(shù)量級(jí)為10-25V2F。將式（12）代入式（8）可得到圖6所示運(yùn)放的等效輸入1/f噪聲的譜密度

將式（13）對(duì)Ll求導(dǎo)，

，得到

從上式可以看出，合理選擇b、L7的尺寸，存在最優(yōu)的Ll尺寸，使得1/f噪聲最小。并注意到，增大b、L，的尺寸會(huì)減小1/f噪聲。綜合考慮工藝參數(shù)及電路面積等兇素，可進(jìn)一步優(yōu)化噪聲特性。

3.5 運(yùn)放噪聲在積分器輸出端引入的噪聲

運(yùn)放器件噪聲可以等效成在運(yùn)放同相端的噪聲源，如圖7所示。

積分器的輸出可以表示成輸入信號(hào)和運(yùn)放器件噪聲的函數(shù)

可以看出，運(yùn)放的器件噪聲可直接傳輸至積分器輸出端，并經(jīng)過1/2時(shí)鐘周期延時(shí)放大Cs/a倍后再疊加到輸出端。

4 信噪比

積分器輸出信噪比可以表示為

圖26 其中Vsig為積分器輸出信號(hào)

，Vnopa、Vnsc和Vnpixel分別為運(yùn)放、開關(guān)電容電路和像素單元在積分器輸出端的等效噪聲。假設(shè)像素單元每次讀m的信號(hào)是相等的，讀出的噪聲也是相等的，如果忽略運(yùn)放和開關(guān)電容電路引入的噪聲，則

即經(jīng)n級(jí)TDI后輸出信噪比為單級(jí)時(shí)的

倍，其中n為積分器的級(jí)數(shù)。對(duì)于CMOS電路，器件噪聲是不可避免的，因此低噪聲的電路設(shè)計(jì)是提高該電路信噪比的關(guān)鍵。

5 仿真結(jié)果

5.1 積分器仿真結(jié)果

在標(biāo)準(zhǔn)CMOS工藝下，通過合理的時(shí)序關(guān)系，TPI電路可由積分陣列來實(shí)現(xiàn)。圖8為-32級(jí)TDl電路的仿真結(jié)果，積分陣列對(duì)32行的像素信號(hào)進(jìn)行積分累加，實(shí)現(xiàn)了TDI功能。

5.2 運(yùn)算放大器仿真結(jié)果

采用SMIC O.35μm CMOS工藝，本文設(shè)計(jì)的運(yùn)放可以達(dá)到大約80 dH的直流增益，40 MHz的單位增益帶寬，65°的相位裕度。圖9為spectra仿真的運(yùn)放頻率特性區(qū)線。

5.3 積分器輸出端噪聲匯總

表1列出了單級(jí)積分器各部分產(chǎn)生的等效輸出噪聲，其中，VnTi、Vnfi為運(yùn)算放大器等效輸入的熱噪聲和1/f噪聲。在帶寬范圍內(nèi)對(duì)運(yùn)放輸入噪聲譜密度進(jìn)行積分，得到運(yùn)放等效輸入噪聲，本設(shè)計(jì)運(yùn)放帶寬為40 MHz，積分得到運(yùn)放等效輸入噪聲為36.1μV，乘以增益即得到運(yùn)放器件噪聲在積分器輸出端的等效噪聲，其余各部分噪聲可以根據(jù)所選取的采樣電容和積分電容值計(jì)算得到。

6 結(jié) 論

提出了在標(biāo)準(zhǔn)CMOS工藝下TDI電路的實(shí)現(xiàn)方法，并詳細(xì)分析了電路的噪聲，給出了器件級(jí)噪聲的優(yōu)化方法。采用SMIC 0.35μm工藝對(duì)電路進(jìn)行了仿真驗(yàn)證，仿真結(jié)果表明，該電路能夠?qū)崿F(xiàn)TDI功能，并且具有低噪聲特性。

責(zé)任編輯：gt