異或門 (英語:Exclusive-OR gate,簡稱XOR gate,又稱EOR gate、ExOR gate)是數字邏輯中實現邏輯異或的邏輯門。有多個輸入端、一個輸出端,多輸入異或門可由兩輸入異或門構成。若兩個輸入的電平相異,則輸出為高電平1;若兩個輸入的電平相同,則輸出為低電平0。即如果兩個輸入不同,則異或門輸出高電平1。
異或門邏輯表達式
雖然異或不是開關代數的基本運算之一,但是在實際運用中相當普遍地使用分立的異或門。大多數開關技術不能直接實現異或功能,而是使用多個門組合設計。
異或門真值表
“異或邏輯”關系是指:當兩個邏輯自變量取值相異時,函數為1;反之,當自變量取值相同時,函數為0。或者說:當兩個輸入信號相異時有輸出,而相同時沒有輸出。
異或門符號
異或門的常用邏輯符號如下圖所示。對異或門的任何2個信號(輸入或輸出)同時取反,而不改變結果的邏輯功能。在“圈到圈”的設計中,我們選用最能表達要實現的邏輯功能的符號。
異或門應用
異或門在計算電路及數字信號傳輸的糾錯電路中有著廣泛的用途。常用異或 門集成電路型號為74LS386,內含4個二輸入端異或門電路,其引腳功能和內部邏 輯結構如圖所示。
責任編輯:YYX
-
邏輯門
+關注
關注
1文章
142瀏覽量
24732 -
異或門
+關注
關注
1文章
36瀏覽量
17974
發布評論請先 登錄
【雨的FPGA筆記】基礎知識-------邏輯電路(1)
門電路的計算方式 門電路工作原理真值計算
【數字電路】關于邏輯異或門基礎知識點總結教程
怎么理解邏輯真值表_真值表如何推出邏輯表達式

評論