為56G/112G SerDes選擇XO/VCXO時鐘參考時的設計考量
Silicon Labs（亦稱“芯科科技”）近日推出“Clock Talk”時鐘線上系列研討會的第二場隨選即播中文演講主題“為56G/112GSerDes選擇XO/VCXO時鐘參考時的設計考量”，提供了中文及英文演說版本供用戶選擇。 為56G/112G SerDes選擇XO/VCXO時鐘參考時的設計考量
電信、無線基礎設施、光學模塊、廣播視頻、醫學成像和其他工業市場的下一代參考時鐘要求大量采用FPGA、ASIC和SoC，它們使用56G 或112G SerDes 來支持更高的數據速率和帶寬功能。SerDes 帶寬增加和相關參考時鐘的RMS 相位抖動要求之間存在直接的相關性。
隨著SerDes 速度的增加，參考時鐘所需的 RMS 相位抖動性能隨之減少。在本次網絡研討會上，我們概述最新一代FPGA、光學DSP、相干DSP 和網絡處理器的參考時鐘要求，并重點介紹Si54x Ultra Series XO 和 VCXO 產品家族的關鍵功能，這些功能可確保參考時鐘RMS 相位抖動性能保持在最大限度內；從而為系統設計者在其系統抖動預算中增加了更多馀欲。
責任編輯：lq
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1643文章
21958瀏覽量
614057 -
時鐘
+關注
關注
11文章
1879瀏覽量
132840 -
網絡處理器
+關注
關注
0文章
49瀏覽量
14188
原文標題：Clock Talk中文隨選即播新單元上線－選擇XO/VCXO時鐘參考的設計考量
文章出處：【微信號：SiliconLabs，微信公眾號：Silicon Labs】歡迎添加關注！文章轉載請注明出處。
發布評論請先 登錄
相關推薦
熱點推薦
從SerDes到SoC，全場景適配的FCom差分晶振設計全解
SerDes，常用于SFP+/QSFP模塊
FCO-2L
156.25 MHz
LVPECL
SerDes芯片
MACOM M37046
28G/56G
發表于 05-30 11:53
Serder速率和以太網速率關系
Serder速率從56G向112G甚至224G演進,銅纜傳輸速率也將向224Gbps發展，目前以太網速率已從1Gbps提升至800Gbps，未來將向1.6Tbps方向發展。Serder速率和以太網
低抖動可編程 VCXO：FCom FVC 系列的核心優勢與應用
本篇文章將深入解析?FCom 低抖動可編程 VCXO?的特點、常用頻率及其在光纖通信、5G 基站、數據中心、以太網、汽車電子、工業自動化、廣播電視等應用中的作用，幫助工程師和采購人員選擇最適合的高性能
PCB仿真相同損耗下，28G NRZ的產品不能直接升級到56G PAM4？
先生一起翻翻損耗協議，例如看到下面的28G和56G關于光模塊損耗的協議時，不禁會感慨，原來28G和56G居然損耗是一樣的啊，居然都是要求在基頻下主板的損耗
發表于 03-11 11:32
Abracon推出內置XO實時時鐘
Abracon近期推出內置XO實時時鐘(RTC)是現代電子系統中的核心組件，專為追求極低功耗與高精度時間記錄的應用而設計。 與傳統基于外部晶體的RTC不同，Abracon的內置XO RTC創新性地將
AB-x36C系列低G靈敏度的超低相位噪聲
為-70dBc/Hz至-145dBc/Hz，輸出負載為50Ω，輸入阻抗為50KΩ，調制帶寬為20KHz。應用領域AB-x36C系列VCXO憑
發表于 01-14 09:14
高速線纜在數據中心的應用和解決方案
領域的SerDes速率在56G和112G，在即將到來的224G時代，數據中心通信單端口速率將基于4通道達到800G，8通道達到1.6T，成本
蔡司工業CT設備METROTOM檢測連接器質量
AI服務器算力潛能的密鑰：攻克互聯瓶頸，聚焦高速背板連接器創新。在數據洪流向56G、112G乃至224G的新紀元迸發，高速背板連接器的角色躍升為核心舞臺的璀璨明星。它們不僅是數據傳輸的超級通道，更是
如果配置TSW14J56EVM以10G速度接收來自ADS54J20EVM發送的數據，能夠實現嗎？
我在quartus軟件中的IP核數據速率配置選項中看到只能在2G~9.9G的之間選擇，如果配置TSW14J56EVM以10G速度接收來自A
發表于 12-13 08:05
config37中根據DACCLK配置jesd clock，請問下jesd clock大小是跟之前配的serdes pll配置的line rate成40倍關系的嗎？
的serdes pll配置的line rate成40倍關系的嗎？
關于速率，我fpga上每條line上發送的速率為5Gbps，dac輸入的dacclk_p為500M時鐘，pll配置D
發表于 12-13 08:02
config108讀取config108寄存器的值時鐘為000f,只是serdes_pll未鎖定，為什么？
=2.5G輸出，但是實際讀取config108寄存器的值時鐘為000f,只是serdes_pll未鎖定，不知道為什么？其中serdes_re
發表于 12-06 06:25
內部缺陷瑕疵檢測設備高質量檢測AI服務器連接器
要充分發揮AI服務器sanwen強大算力效能，關鍵在于破解互聯瓶頸，而連接器正是這一挑戰的關鍵所在。隨著數據傳輸速度向56G、112G乃至224G的高速方向發展，對高速連接器的需求變得尤為迫切。這些
56Gbaud CR6256！400G/800G單多模光模塊及接口的時鐘提取
產品描述 聯訊儀器CR6256是結構緊湊、經濟高效的臺式高速信號時鐘恢復單元。支持24.33~56.25 Gbaud速率下的NRZ/PAM4信號時鐘提取，廣泛應用于400G/800G單
AD9694輸入時鐘低于337.5MHz時，serdes鎖相環無法鎖定怎么解決？
的值也做了相應的改變，請問這是什么問題呢？
將0x56e配置成10和50時，輸入時鐘分別給300M和150M，內部serdes鎖相環無法鎖定，時鐘分頻設置
發表于 06-21 14:27
工商網監
評論