女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB設(shè)計(jì):AC耦合電容的影響

PCB線路板打樣 ? 來源:一博科技 ? 作者:黃剛 ? 2021-03-17 14:46 ? 次閱讀

原理圖上看似輕描淡寫,PCB設(shè)計(jì)加班到半夜。隨著信號(hào)速率越來越高,原理圖的內(nèi)容在PCB設(shè)計(jì)上去實(shí)現(xiàn)變得越來越難,圖紙上任意的一根理想連線或者器件到了PCB工程師這里可能也無從下手。不信?那就接著往下看唄!

隨著速率越來越高,原理圖上的一根連接線在PCB設(shè)計(jì)上就包括了阻抗匹配,長(zhǎng)度約束,加工偏差,板材選型,等長(zhǎng)設(shè)計(jì),過孔設(shè)計(jì)等內(nèi)容。那么廣大硬件工程師可能會(huì)不服氣了:那就不說線,說下元器件,這一塊是我們的強(qiáng)項(xiàng)了吧!我們?cè)谄骷x型上也花了很多時(shí)間,而且也要很熟悉硬件原理的,然后你們?cè)赑CB上把封裝建出來然后放到PCB板就可以了嘛。乍一聽,好像硬件工程師們扳回一局了,但是高速先生依然要和你們“爭(zhēng)執(zhí)”下去,我們要說的是,即使是一個(gè)簡(jiǎn)單的電容,其實(shí)在PCB設(shè)計(jì)也是很有學(xué)問的哦,你們確定了解嗎?

今天我們來講一下高速串行信號(hào)中非常常見的AC耦合電容。對(duì)!就是下面原理圖里面的這個(gè)玩意。我們今天就來研究一下它對(duì)高速信號(hào)的影響。

作為一個(gè)電容,可能更多的粉絲會(huì)在電源網(wǎng)絡(luò)中見到過它們。一般來說,電容用在電源網(wǎng)絡(luò)中起到去耦的作用,也就是抑制高頻噪聲的作用。一般來說,我們加入了不同容值的電容,就能夠起到降低某些頻段的PDN阻抗的作用。如下所示,我們加入了一個(gè)在高速鏈路中常有的0.1uF電容,也能夠壓低10M到25MHz頻段的阻抗。為什么是這個(gè)頻段,為什么不能壓掉全頻段的阻抗,這個(gè)高速先生也提過很多次了,今天它不是主角,就不再重復(fù)了。

那么如果同樣的電容放在了高速串行鏈路中后,它對(duì)高速信號(hào)的性能有什么影響呢?為了公平起見,我們還是從原理上和PCB設(shè)計(jì)這兩點(diǎn)去分析哈。

首先從原理上而言,當(dāng)然大家都知道AC耦合電容是用于隔直流,也就是在共模信號(hào)隔掉。從這一點(diǎn)來看,貌似就是一個(gè)很簡(jiǎn)單的原理。但是我們需要知道,電容本身其實(shí)就不是理想的東西,即使它不焊接到PCB上面去,它也是由下面的等效參數(shù)來組成一個(gè)電容,我們把這些參數(shù)叫做電容的寄生參數(shù)。

所以從仿真中就能看到,一段若干長(zhǎng)度的傳輸線加上一個(gè)0402的電容的情況下,電容本身帶入的寄生參數(shù)會(huì)增加一定的損耗。

其實(shí)這個(gè)時(shí)候大家就會(huì)驚訝的發(fā)現(xiàn),同樣的0.1uF電容,如果采用不同的封裝大小時(shí),結(jié)果肯定會(huì)有所不同。

因?yàn)榉庋b越大的電容,它本身的寄生參數(shù)也就越大,因此寄生電感帶來的損耗會(huì)更大。所以單從這個(gè)器件選型的角度看,選擇封裝越小的電容影響也是越小的。

當(dāng)然從上面的內(nèi)容看,從0201到0603的電容選型,仿佛覺得對(duì)損耗的影響也不是很大嘛,再說如果選擇0201的話,其實(shí)基本就沒有影響了唄。恩!這個(gè)觀點(diǎn)高速先生其實(shí)勉強(qiáng)算同意吧,那么我們?cè)賮砜纯慈绻堰@個(gè)電容加到PCB板上之后會(huì)怎么樣呢?

高速先生大概做了一個(gè)3D的模型,可以用來分析下一個(gè)0402的電容放在PCB焊盤上到底對(duì)信號(hào)質(zhì)量有什么影響。

這個(gè)時(shí)候你們就會(huì)發(fā)現(xiàn),影響到信號(hào)性能的因素就不僅僅是電容本身的寄生參數(shù)了,反而是變成了如何去優(yōu)化電容體+焊盤的阻抗了。阻抗如果不匹配的話,它對(duì)回波損耗和插入損耗的因素是非常大的。有多大呢?高速先生列出我們仿真的數(shù)據(jù)如下,一個(gè)未經(jīng)過仿真優(yōu)化的電容結(jié)構(gòu)帶來的插入損耗和回波損耗的結(jié)果如下:

這個(gè)時(shí)候我們?cè)賮韺?duì)比下理想的電容和放到PCB上未優(yōu)化的電容對(duì)于損耗的對(duì)比。

這個(gè)時(shí)候你們就能明顯看到差別了吧。這其實(shí)也說明了仿真對(duì)電容優(yōu)化的重要性,電容絕不只是擺到PCB焊盤上面就OK了哈。

當(dāng)然時(shí)間關(guān)系,其實(shí)還有很多關(guān)于電容在PCB上要注意的點(diǎn)來不及說哈,例如不同封裝大小的電容的優(yōu)化方向,電容在高速鏈路中不同位置的區(qū)別等等。

編輯:hfy

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • PCB設(shè)計(jì)
    +關(guān)注

    關(guān)注

    396

    文章

    4781

    瀏覽量

    89209
  • 高速信號(hào)
    +關(guān)注

    關(guān)注

    1

    文章

    240

    瀏覽量

    17988
  • 耦合電容
    +關(guān)注

    關(guān)注

    2

    文章

    155

    瀏覽量

    20213
收藏 人收藏

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    邏輯電平之AC耦合電容的應(yīng)用

    本篇主要介紹邏輯互連中的AC耦合電容。 1、AC耦合電容的作用 source和sink端DC l
    的頭像 發(fā)表于 12-20 12:04 ?9033次閱讀
    邏輯電平之<b class='flag-5'>AC</b><b class='flag-5'>耦合</b><b class='flag-5'>電容</b>的應(yīng)用

    AC耦合電容優(yōu)化(上)

    轉(zhuǎn)換和其它一些影響。這些SI(信號(hào)完整性)帶來的問題將會(huì)使得系統(tǒng)出問題的風(fēng)險(xiǎn)大大增加。AC耦合電容以往被視為對(duì)系統(tǒng)影響很小,設(shè)計(jì)比較隨意,但隨著10Gbps以及跟高的信號(hào)速率,不好的AC
    發(fā)表于 10-21 09:56

    AC耦合電容優(yōu)化(下)

    作者:一博科技SI工程師張吉權(quán) 3.3.AC耦合電容位置不對(duì)稱差分信號(hào)在設(shè)計(jì)時(shí)候需要盡量做到對(duì)稱,任何不對(duì)稱的因素都會(huì)使得部分差分信號(hào)轉(zhuǎn)換為共模信號(hào)。對(duì)于共模信號(hào)而言,信號(hào)和參考面的耦合
    發(fā)表于 10-21 09:57

    PCB設(shè)計(jì)電容

    頻率。用途:低頻旁路、信號(hào)耦合、電源濾波。(2)鉭電解PCB設(shè)計(jì)電容鉭電解PCB設(shè)計(jì)電容也為有極性P
    發(fā)表于 08-13 10:49

    AC耦合電容的影響,你真的知道嗎?

    扳回一局了,但是高速先生依然要和你們“爭(zhēng)執(zhí)”下去,我們要說的是,即使是一個(gè)簡(jiǎn)單的電容,其實(shí)在PCB設(shè)計(jì)也是很有學(xué)問的哦,你們確定了解嗎? 今天我們來講一下高速串行信號(hào)中非常常見的AC耦合
    發(fā)表于 07-23 17:41

    如何正確理解AC耦合電容

    耦合電容在0.01uf~0.2uf之間,項(xiàng)目中0.1uf比較常見。推薦使用0402的封裝。最后,解決了以上兩個(gè)問題,再?gòu)?b class='flag-5'>PCB設(shè)計(jì)上分析一下這顆電容的優(yōu)化設(shè)計(jì)。實(shí)際在項(xiàng)目中,與
    發(fā)表于 07-07 07:30

    AC耦合電容的選取

      Part 01  前言  在高速串行互連系統(tǒng)中,采用在互連通道中串聯(lián) AC 耦合電容,實(shí)現(xiàn)不同電平信號(hào)互連時(shí)的隔直作用。  這個(gè)電容值的選取,我在技嘉的B75的SATA接口,看到了
    發(fā)表于 03-24 15:07

    高速PCB設(shè)計(jì)電容的應(yīng)用

    高速PCB 設(shè)計(jì)電容的應(yīng)用第一部分:電容的分類電容在電路的設(shè)計(jì)中從應(yīng)用上進(jìn)行分類,可以將電容分為四類:第一類:
    發(fā)表于 08-09 10:27 ?0次下載

    完成閉環(huán)設(shè)計(jì),基于仿真軟件的AC耦合電容阻抗優(yōu)化

    本文首先介紹了高速串行鏈路設(shè)計(jì)中AC耦合電容阻抗優(yōu)化的重要性,然后闡述如何利用軟件ViaExpert對(duì)AC耦合
    發(fā)表于 11-04 11:48 ?2293次閱讀
    完成閉環(huán)設(shè)計(jì),基于仿真軟件的<b class='flag-5'>AC</b><b class='flag-5'>耦合</b><b class='flag-5'>電容</b>阻抗優(yōu)化

    高速PCB設(shè)計(jì)電容的應(yīng)用

    高速PCB設(shè)計(jì)電容的應(yīng)用
    發(fā)表于 01-28 21:32 ?0次下載

    ViaExpert仿真AC耦合電容阻抗優(yōu)化設(shè)計(jì)方案解析

    本文首先介紹了高速串行鏈路設(shè)計(jì)中AC耦合電容阻抗優(yōu)化的重要性,然后闡述如何利用Xpeedic蘇州芯禾科技公司旗下軟件ViaExpert對(duì)AC耦合
    發(fā)表于 11-10 10:31 ?31次下載
    ViaExpert仿真<b class='flag-5'>AC</b><b class='flag-5'>耦合</b><b class='flag-5'>電容</b>阻抗優(yōu)化設(shè)計(jì)方案解析

    邏輯電平中邏輯互連的AC耦合電容

    一般AC耦合電容的位置和容值大小都是由信號(hào)的協(xié)議或者芯片供應(yīng)商去提供,對(duì)于不同信號(hào)和不同芯片,其位置和容值大小都是不一樣的。比如PCIE信號(hào)要求AC
    發(fā)表于 01-07 16:30 ?7次下載

    邏輯互連之AC耦合電容綜述

    邏輯互連之AC耦合電容綜述
    發(fā)表于 09-10 15:08 ?4次下載

    高速PCB設(shè)計(jì)電容的應(yīng)用.zip

    高速PCB設(shè)計(jì)電容的應(yīng)用
    發(fā)表于 12-30 09:22 ?31次下載

    高速PCB設(shè)計(jì)電容的應(yīng)用.zip

    高速PCB設(shè)計(jì)電容的應(yīng)用
    發(fā)表于 03-01 15:37 ?5次下載