淺談振蕩上升時間及影響
振蕩上升時間（start up time）是指IC電源啟動時，從振蕩過渡的狀態向恒定區移動所需的時間，村田的規定是達到恒定狀態的振蕩水平的90%的時間。
振蕩上升時間受振蕩電路中使用的元件的影響，與晶體諧振器相比較的話，CERALOCK的振蕩上升時間會快1位數到2位數。
編輯：hfy
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
振蕩電路
+關注
關注
18文章
510瀏覽量
99616 -
振蕩
+關注
關注
1文章
134瀏覽量
28485 -
晶體諧振器
+關注
關注
0文章
121瀏覽量
12221
發布評論請先 登錄
相關推薦
熱點推薦
CMOS器件的輸入信號上升時間為什么不能太長？
CMOS器件的輸入信號上升時間或下降時間統稱為輸入轉換時間，輸入轉換時間過長也稱為慢CMOS輸入。如果輸入信號上升時間過長，超過器件手冊允許
示波器的那些事-示波器上升時間
上升時間 在數字領域中，上升時間測量至關重要。在預計測量數字信號時，如脈沖和階躍，上升時間可能是更合適的性能考慮因素。示波器必須有充足的上升時間，才能準確捕獲迅速跳變的細節。 示波器的
發表于 04-11 14:38
驅動強度對上升時間有什么影響
在我看來，當我增加驅動強度時，例如：更改以下約束：NET“net_name”drive = 2;至NET“net_name”drive = 16;信號的上升時間會減少。我通過DSO（數字式振蕩
發表于 07-10 08:05
2線總線上升時間加速電路
摘要：包含2線總線(例如：I²C或SMBus™)的應用需要在上升時間、電源損耗、噪聲抑制等參數之間做出折中。這種漏極開路總線從低電平跳變到高電平的上升時間由上拉電阻和總
發表于 04-27 14:29
?22次下載
運放輸出電壓上升時間的計算指南
本文介紹了運放電路帶寬增益積 和壓擺率 對運放輸出電壓上升時間的影響，評估運放輸出電壓的上升時間，一般采用輸出電壓的 10% ~ 90% 這一段時間作為上升時間。
運放輸出電壓上升時間的計算指南
在電路選型運算放大器時，用戶經常比較關心運放輸出電壓的上升時間是如何計算的，上升時間到底與運放的帶寬增益積GBW有關，還是與運放的壓擺率SR有關，還是某些時候與兩者同時都存在一定的約束關系？
信號頻率和上升時間的關系
信號頻率和上升時間的關系? 信號頻率和上升時間是電子領域中兩個常用的概念。它們之間的關系是比較密切的，一個信號的頻率越高，它的上升時間就會越短。在本文中，我將會詳細介紹信號頻率和上升時間
淺談示波器電壓探頭的帶寬和上升時間
示波器電壓探頭的帶寬和上升時間是衡量其性能的兩個關鍵參數，它們對于準確捕捉和分析電路中的信號至關重要。下面，我將對這兩個參數進行更深入的解釋。
信號上升時間與帶寬的關系 一文看懂！！！
0 一、脈沖信號的上升時間 脈沖信號的上升時間是指 脈沖瞬時值最初到達規定下限和規定上限的兩瞬時之間的間隔，除另有規定外，下限和上限分別定義為脈沖峰值幅度的10%和90%。在控制領域中，上升時間是指
工商網監
評論