女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

簡述PCB疊層設計

電子設計 ? 來源:電子設計 ? 作者:電子設計 ? 2020-10-30 15:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

總的來說疊層設計主要要遵從兩個規矩:

1. 每個走線層都必須有一個鄰近的參考層(電源或地層);

2. 鄰近的主電源層和地層要保持最小間距,以提供較大的耦合電容;

下面列出從兩層板到十層板的疊層:

一、單面 PCB 板和雙面 PCB 板的疊層

對于兩層板來說,由于板層數量少,已經不存在疊層的問題??刂?EMI 輻射主要從布線和布局來考慮;

單層板和雙層板的電磁兼容問題越來越突出。造成這種現象的主要原因就是因是信號回路面積過大,不僅產生了較強的電磁輻射,而且使電路對外界干擾敏感。要改善線路的電磁兼容性,最簡單的方法是減小關鍵信號的回路面積。

關鍵信號:從電磁兼容的角度考慮,關鍵信號主要指產生較強輻射的信號和對外界敏感的信號。能夠產生較強輻射的信號一般是周期性信號,如時鐘或地址的低位信號。對干擾敏感的信號是指那些電平較低的模擬信號。

單、雙層板通常使用在低于 10KHz 的低頻模擬設計中:

1 在同一層的電源走線以輻射狀走線,并最小化線的長度總和;


2 走電源、地線時,相互靠近;在關鍵信號線邊上布一條地線,這條地線應盡量靠近信號線。這樣就形成了較小的回路面積,減小差模輻射對外界干擾的敏感度。當信號線的旁邊加一條地線后,就形成了一個面積最小的回路,信號電流肯定會取道這個回路,而不是其它地線路徑。


3 如果是雙層線路板,可以在線路板的另一面,緊靠近信號線的下面,沿著信號線布一條地線,一線盡量寬些。這樣形成的回路面積等于線路板的厚度乘以信號線的長度。

二、四層板的疊層

推薦疊層方式:


1. SIG-GND(PWR)-PWR (GND)-SIG;


2. GND-SIG(PWR)-SIG(PWR)-GND;

對于以上兩種疊層設計,潛在的問題是對于傳統的 1.6mm(62mil)板厚。層間距將會變得很大,不僅不利于控制阻抗,層間耦合及屏蔽;特別是電源地層之間間距很大,降低了板電容,不利于濾除噪聲。

對于第一種方案,通常應用于板上芯片較多的情況。這種方案可得到較好的 SI 性能,對于 EMI 性能來說并不是很好,主要要通過走線及其他細節來控制。主要注意:地層放在信號最密集的信號層的相連層,有利于吸收和抑制輻射;增大板面積,體現 20H 規則。


對于第二種方案,通常應用于板上芯片密度足夠低和芯片周圍有足夠面積(放置所要求的電源覆銅層)的場合。此種方案 PCB 的外層均為地層,中間兩層均為信號 / 電源層。信號層上的電源用寬線走線,這可使電源電流的路徑阻抗低,且信號微帶路徑的阻抗也低,也可通過外層地屏蔽內層信號輻射。從 EMI 控制的角度看, 這是現有的最佳 4 層 PCB 結構。主要注意:中間兩層信號、電源混合層間距要拉開,走線方向垂直,避免出現串擾;適當控制板面積,體現 20H 規則;如果要控 制走線阻抗,上述方案要非常小心地將走線布置在電源和接地鋪銅島的下邊。另外,電源或地層上的鋪銅之間應盡可能地互連在一起,以確保 DC 和低頻的連接性。

三、六層板的疊層

一、 對于芯片密度較大、時鐘頻率較高的設計應考慮 6 層板的設計

推薦疊層方式:


1.SIG-GND-SIG-PWR-GND-SIG;

對于這種方案,這種疊層方案可得到較好的信號完整性,信號層與接地層相鄰,電源層和接地層配對,每個走線層的阻抗都可較好控制,且兩個地層都是能良好的吸收磁力線。并且在電源、地層完整的情況下能為每個信號層都提供較好的回流路徑。

2.GND-SIG-GND-PWR-SIG -GND;

對于這種方案,該種方案只適用于器件密度不是很高的情況,這種疊層具有上面疊層的所有優點,并且這樣頂層和底層的地平面比較完整,能作為一個較好的屏蔽層 來使用。需要注意的是電源層要靠近非主元件面的那一層,因為底層的平面會更完整。因此,EMI 性能要比第一種方案好。

小結:對于六層板的方案,電源層與地層之間的間距應盡量減小,以獲得好的電源、地耦合。但 62mil 的板厚,層間距雖然得到減小,還是不容易把主電源與地 層之間的間距控制得很小。對比第一種方案與第二種方案,第二種方案成本要大大增加。因此,我們疊層時通常選擇第一種方案。設計時,遵循 20H 規則和鏡像層 規則設計

四、八層板的疊層

八層板通常使用下面三種疊層方式

A:由于差的電磁吸收能力和大的電源阻抗導致這種不是一種好的疊層方式。它的結構如下:


1.Signal 1 元件面、微帶走線層


2.Signal 2 內部微帶走線層,較好的走線層(X 方向)


3.Ground


4.Signal 3 帶狀線走線層,較好的走線層(Y 方向)


5.Signal 4 帶狀線走線層


6.Power


7.Signal 5 內部微帶走線層


8.Signal 6 微帶走線層

B:是第三種疊層方式的變種,由于增加了參考層,具有較好的 EMI 性能,各信號層的特性阻抗可以很好的控制

1.Signal 1 元件面、微帶走線層,好的走線層


2.Ground 地層,較好的電磁波吸收能力


3.Signal 2 帶狀線走線層,好的走線層


4.Power 電源層,與下面的地層構成優秀的電磁吸收


5.Ground 地層


6.Signal 3 帶狀線走線層,好的走線層


7.Power 地層,具有較大的電源阻抗


8.Signal 4 微帶走線層,好的走線層

C:最佳疊層方式,由于多層地參考平面的使用具有非常好的地磁吸收能力。

1.Signal 1 元件面、微帶走線層,好的走線層


2.Ground 地層,較好的電磁波吸收能力


3.Signal 2 帶狀線走線層,好的走線層


4.Power 電源層,與下面的地層構成優秀的電磁吸收


5.Ground 地層


6.Signal 3 帶狀線走線層,好的走線層


7.Ground 地層,較好的電磁波吸收能力


8.Signal 4 微帶走線層,好的走線層

對于如何選擇設計用幾層板和用什么方式的疊層,要根據板上信號網絡的數量,器件密度,PIN 密度,信號的頻率,板的大小等許多因素。對于這些因素我們要綜 合考慮。對于信號網絡的數量越多,器件密度越大,PIN 密度越大,信號的頻率越高的設計應盡量采用多層板設計。為得到好的 EMI 性能最好保證每個信號層都 有自己的參考層。

審核編輯 黃昊宇

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • pcb
    pcb
    +關注

    關注

    4365

    文章

    23483

    瀏覽量

    409408
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關推薦
    熱點推薦

    隆基最新Nature:非對稱自組裝分子刷新鈣鈦礦/硅電池效率至34.58%!

    在絨面硅基板上實現高有序、均勻覆蓋的自組裝單分子(SAMs)是提升鈣鈦礦/硅電池(TSCs)效率的關鍵難題。本文開發了一種不對稱自組裝單分子HTL201作為空穴選擇
    的頭像 發表于 07-11 09:03 ?442次閱讀
    隆基最新Nature:非對稱自組裝分子刷新鈣鈦礦/硅<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池效率至34.58%!

    Allegro Skill工藝輔助之導入模板

    PCB設計中,導入模板能夠確保設計的標準化和規范化,避免因手動設置參數而可能出現的錯誤或不一致情況。
    的頭像 發表于 07-10 17:10 ?882次閱讀
    Allegro Skill工藝輔助之導入<b class='flag-5'>疊</b><b class='flag-5'>層</b>模板

    PCB設計避坑指南

    每次PCB設計最讓你頭疼的是什么?是密密麻麻的走線?還是讓人抓狂的EMI問題?問題的根源可能藏在你看不見的地方——PCB結構。當你的設計從實驗室小批量轉到批量生產時,是否遇到過信號
    的頭像 發表于 06-25 07:36 ?1637次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>疊</b><b class='flag-5'>層</b>設計避坑指南

    PCB設計避坑指南

    每次PCB設計最讓你頭疼的是什么?是密密麻麻的走線?還是讓人抓狂的EMI問題?問題的根源可能藏在你看不見的地方—— PCB結構 。 當你的設計從實驗室小批量轉到批量生產時,是否遇到
    發表于 06-24 20:09

    天合光能再度刷新組件功率世界紀錄

    繼6月9日宣布鈣鈦礦/晶體硅30.6%組件效率及829W組件功率雙世界紀錄后,天合光能今日再傳喜訊——
    的頭像 發表于 06-13 15:58 ?328次閱讀

    天合光能鈣鈦礦晶體硅組件再次刷新世界紀錄

    天合光能宣布,其光伏科學與技術全國重點實驗室自主研發的大面積鈣鈦礦/晶體硅組件在轉換效率方面取得重大突破,經德國夫瑯禾費太陽能研究所(Fraunhofer ISE)獨立測試認證,面積為1185cm2的實驗室
    的頭像 發表于 06-11 16:03 ?316次閱讀

    捷多邦專家解讀:如何選擇最優PCB方案?

    PCB設計中,多層板的設計直接影響信號完整性、電源分配和EMC性能。合理的結構不僅能提升電路板的可靠性,還能優化生產成本。作為行業
    的頭像 發表于 05-11 10:58 ?206次閱讀

    HDMI2.0濾波保護共模濾波器介紹

    文章詳細介紹了HDMI2.0濾波保護共模濾波器的應用背景和技術細節。HDMI2.0作為高清多媒體接口標準,帶寬能力顯著提升至18 Gbps,但也帶來了電磁輻射風險增加的問題。文中分析了
    發表于 05-07 17:25 ?0次下載

    效率超30%!雙面鈣鈦礦/晶硅電池的IBC光柵設計與性能優化

    全球正致力于提升鈣鈦礦光伏電池的效率,其中太陽能電池(TSCs)因其高效率、低熱損耗和易于集成成為研究熱點。本研究采用美能絨面反射儀RTIS等先進表征手段,系統分析了雙面鈣鈦礦/硅
    的頭像 發表于 04-16 09:05 ?472次閱讀
    效率超30%!雙面鈣鈦礦/晶硅<b class='flag-5'>疊</b><b class='flag-5'>層</b>電池的IBC光柵設計與性能優化

    天合光能鈣鈦礦晶體硅技術再破世界紀錄

    今日,位于天合光能的光伏科學與技術全國重點實驗室宣布鈣鈦礦晶體硅技術再破紀錄,其自主研發的210mm大面積鈣鈦礦/晶體硅兩端太陽電池,經德國夫瑯禾費太陽能研究所下屬的檢測實驗室
    的頭像 發表于 04-11 15:50 ?385次閱讀

    如何根據貼片電感參數進行選型

    如何根據貼片電感參數進行選型 gujing 編輯:谷景電子 對于大部分電子設備來說,貼片電感的選擇是一個特別重要的部分,它直接影響到電路的性能和穩定性。即使我們已經在多篇文章中
    的頭像 發表于 10-18 19:14 ?522次閱讀

    晶科能源獲批浙江省先進光伏技術重點實驗室認定

    近日,浙江省科技廳公布2023年度第二批全省重點實驗室認定結果,由晶科能源牽頭的“全省先進光伏技術重點實驗室”榮獲本次認定,成為全省重點實驗室。該實驗室致力于解決光伏行業晶硅電池效率突破的科學
    的頭像 發表于 07-31 10:21 ?605次閱讀

    一文詳解九PCB結構

    PCB電路板是一種多層電路板,具有復雜的結構和高性能特點。今天捷多邦就與大家一起拆解九PCB,一起了解九成板的結構、設計要點與優點吧~ 九
    的頭像 發表于 07-26 14:49 ?1226次閱讀

    一文讓你了解PCB板布局

    PCB板的結構通常采用對稱結構,即 TOP 和 BOTTOM 為信號
    的頭像 發表于 07-23 11:36 ?3725次閱讀

    太陽誘電:應對165℃的金屬類功率電感器實現商品化

    太陽誘電:應對 165℃的金屬類功率電感器實現商品化 - 在汽車等高溫環境下,憑借高密度貼裝,為小型化和高性能化做出貢獻 - 太陽誘電株式會社實現了可以滿足車載被動部件認定的可靠性試驗規格
    的頭像 發表于 07-14 16:01 ?1.3w次閱讀
    太陽誘電:應對165℃的<b class='flag-5'>疊</b><b class='flag-5'>層</b>金屬類功率電感器實現商品化