女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

揭秘FPGA跨時鐘域處理的三大方法

454398 ? 來源:alpha007 ? 作者:alpha007 ? 2022-12-05 16:41 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

時鐘域處理是 FPGA 設(shè)計中經(jīng)常遇到的問題,而如何處理好跨時鐘域間的數(shù)據(jù),可以說是每個 FPGA 初學(xué)者的必修課。如果是還在校生,跨時鐘域處理也是面試中經(jīng)常常被問到的一個問題。

這里主要介紹三種跨時鐘域處理的方法,這三種方法可以說是 FPGA 界最常用也最實用的方法,這三種方法包含了單 bit 和多 bit 數(shù)據(jù)的跨時鐘域處理,學(xué)會這三招之后,對于 FPGA 相關(guān)的跨時鐘域數(shù)據(jù)處理便可以手到擒來。

這里介紹的三種方法跨時鐘域處理方法如下:

打兩拍;

異步雙口 RAM

格雷碼轉(zhuǎn)換。

01

方法一:打兩拍

大家很清楚,處理跨時鐘域的數(shù)據(jù)有單 bit 和多 bit 之分,而打兩拍的方式常見于處理單 bit 數(shù)據(jù)的跨時鐘域問題。

打兩拍的方式,其實說白了,就是定義兩級寄存器,對輸入的數(shù)據(jù)進(jìn)行延拍。

應(yīng)該很多人都會問,為什么是打兩拍呢,打一拍、打三拍行不行呢?

先簡單說下兩級寄存器的原理:兩級寄存是一級寄存的平方,兩級并不能完全消除亞穩(wěn)態(tài)危害,但是提高了可靠性減少其發(fā)生概率。總的來講,就是一級概率很大,三級改善不大。

data 是時鐘域 1 的數(shù)據(jù),需要傳到時鐘域 2(clk)進(jìn)行處理,寄存器 1 和寄存器 2 使用的時鐘都為 clk。假設(shè)在 clk 的上升沿正好采到 data 的跳變沿(從 0 變 1 的上升沿,實際上的數(shù)據(jù)跳變不可能是瞬時的,所以有短暫的跳變時間),那這時作為寄存器 1 的輸入到底應(yīng)該是 0 還是 1 呢?這是一個不確定的問題。所以 Q1 的值也不能確定,但至少可以保證,在 clk 的下一個上升沿,Q1 基本可以滿足第二級寄存器的保持時間和建立時間要求,出現(xiàn)亞穩(wěn)態(tài)的概率得到了很大的改善。

如果再加上第三級寄存器,由于第二級寄存器對于亞穩(wěn)態(tài)的處理已經(jīng)起到了很大的改善作用,第三級寄存器在很大程度上可以說只是對于第二級寄存器的延拍,所以意義是不大的。

02

方法二:異步雙口 RAM

處理多 bit 數(shù)據(jù)的跨時鐘域,一般采用異步雙口 RAM。假設(shè)我們現(xiàn)在有一個信號采集平臺,ADC 芯片提供源同步時鐘 60MHz,ADC 芯片輸出的數(shù)據(jù)在 60MHz 的時鐘上升沿變化,而 FPGA 內(nèi)部需要使用 100MHz 的時鐘來處理 ADC 采集到的數(shù)據(jù)(多 bit)。在這種類似的場景中,我們便可以使用異步雙口 RAM 來做跨時鐘域處理。

先利用 ADC 芯片提供的 60MHz 時鐘將 ADC 輸出的數(shù)據(jù)寫入異步雙口 RAM,然后使用 100MHz 的時鐘從 RAM 中讀出。對于使用異步雙口 RAM 來處理多 bit 數(shù)據(jù)的跨時鐘域,相信大家還是可以理解的。當(dāng)然,在能使用異步雙口 RAM 來處理跨時鐘域的場景中,也可以使用異步 FIFO 來達(dá)到同樣的目的。

03

方法三:格雷碼轉(zhuǎn)換

我們依然繼續(xù)使用介紹第二種方法中用到的 ADC 例子,將 ADC 采樣的數(shù)據(jù)寫入 RAM 時,需要產(chǎn)生 RAM 的寫地址,但我們讀出 RAM 中的數(shù)據(jù)時,肯定不是一上電就直接讀取,而是要等 RAM 中有 ADC 的數(shù)據(jù)之后才去讀 RAM。這就需要 100MHz 的時鐘對 RAM 的寫地址進(jìn)行判斷,當(dāng)寫地址大于某個值之后再去讀取 RAM。

在這個場景中,其實很多人都是使用直接用 100MHz 的時鐘與 RAM 的寫地址進(jìn)行打兩拍的方式,但 RAM 的寫地址屬于多 bit,如果單純只是打兩拍,那不一定能確保寫地址數(shù)據(jù)的每一個 bit 在 100MHz 的時鐘域變化都是同步的,肯定有一個先后順序。如果在低速的環(huán)境中不一定會出錯,在高速的環(huán)境下就不一定能保證了。所以更為妥當(dāng)?shù)囊环N處理方法就是使用格雷碼轉(zhuǎn)換。

對于格雷碼,相鄰的兩個數(shù)間只有一個 bit 是不一樣的(格雷碼,在本文中不作詳細(xì)介紹),如果先將 RAM 的寫地址轉(zhuǎn)為格雷碼,然后再將寫地址的格雷碼進(jìn)行打兩拍,之后再在 RAM 的讀時鐘域?qū)⒏窭状a恢復(fù)成 10 進(jìn)制。這種處理就相當(dāng)于對單 bit 數(shù)據(jù)的跨時鐘域處理了。

對于格雷碼與十進(jìn)制互換的代碼,僅提供給大家作參考:

代碼使用的是函數(shù)的形式,方便調(diào)用,op 表示編碼或者譯碼,WADDRWIDTH 和 RADDRWIDTH 表示位寬。

審核編輯黃昊宇

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1645

    文章

    22040

    瀏覽量

    618222
  • 時鐘域
    +關(guān)注

    關(guān)注

    0

    文章

    53

    瀏覽量

    9787
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評論

    相關(guān)推薦
    熱點推薦

    比亞迪 · 超級e平臺 · 技術(shù)方案的全面揭秘 | 第曲: 30000轉(zhuǎn)驅(qū)動電機 · 12項核心技術(shù)揭秘

    比亞迪 · 超級e平臺 · 技術(shù)方案的全面揭秘 | 第曲: 30000轉(zhuǎn)驅(qū)動電機 · 12項核心技術(shù)揭秘
    的頭像 發(fā)表于 06-08 07:20 ?953次閱讀
    比亞迪 · 超級e平臺 · 技術(shù)方案的全面<b class='flag-5'>揭秘</b> | 第<b class='flag-5'>三</b>曲: 30000轉(zhuǎn)驅(qū)動電機 · 12項核心技術(shù)<b class='flag-5'>揭秘</b>

    異步時鐘處理方法大全

    方法只用于慢到快時鐘的1bit信號傳遞。在Xilinx器件中,可以使用(* ASYNC_REG = "TRUE" *)標(biāo)記,將兩個寄存器盡量靠近綜合,降低 亞穩(wěn)態(tài)因?qū)Ь€延遲太大而傳播到第二個寄存器的可能性。
    的頭像 發(fā)表于 05-14 15:33 ?614次閱讀
    <b class='flag-5'>跨</b>異步<b class='flag-5'>時鐘</b><b class='flag-5'>域</b><b class='flag-5'>處理</b><b class='flag-5'>方法</b>大全

    算力筑基!揭秘DeepSeek爆火的“心跳密碼”——時鐘同步

    當(dāng)《哪吒2》登頂全球動畫票房第一,DeepSeek也正在全球科技圈鑄就新神話!作為國內(nèi)時鐘同步領(lǐng)域領(lǐng)銜者,賽思將以DeepSeek為例,從專業(yè)角度揭秘AI背后的“心跳密碼”——時鐘同步。
    的頭像 發(fā)表于 03-03 13:59 ?570次閱讀
    算力筑基!<b class='flag-5'>揭秘</b>DeepSeek爆火的“心跳密碼”——<b class='flag-5'>時鐘</b>同步

    探索對抗訓(xùn)練的概率分布偏差:DPA雙概率對齊的通用自適的目標(biāo)檢測方法

    檢測) 目標(biāo)檢測作為計算機視覺領(lǐng)域的核心任務(wù),在閉集場景中已經(jīng)取得了顯著的進(jìn)展。然而,現(xiàn)有的方法通常假設(shè)類別集合是固定的,并依賴于大量的標(biāo)注數(shù)據(jù),這導(dǎo)致它們在處理數(shù)據(jù)時,特別是在源
    的頭像 發(fā)表于 01-15 13:45 ?745次閱讀
    探索對抗訓(xùn)練的概率分布偏差:DPA雙概率對齊的通用<b class='flag-5'>域</b>自適的目標(biāo)檢測<b class='flag-5'>方法</b>

    FPGA頻率測量的三種方法

    1、FPGA頻率測量? 頻率測量在電子設(shè)計和測量領(lǐng)域中經(jīng)常用到,因此對頻率測量方法的研究在實際工程應(yīng)用中具有重要意義。 通常的頻率測量方法種:直接測量法,間接測量法,等精度測量法。
    的頭像 發(fā)表于 01-09 09:37 ?736次閱讀
    <b class='flag-5'>FPGA</b>頻率測量的<b class='flag-5'>三種方法</b>

    TSP研究:車內(nèi)網(wǎng)聯(lián)服務(wù)向融合、全場景融合、艙駕融合方向拓展

    的數(shù)據(jù)采集與供應(yīng),進(jìn)而為車主提供更加多樣化服務(wù)。其服務(wù)內(nèi)容涵蓋導(dǎo)航服務(wù)、社交服務(wù)、娛樂服務(wù)、遠(yuǎn)程保養(yǎng)服務(wù)、安全服務(wù)等。 來源:公開資料 隨著融合、艙駕融合等趨勢的演進(jìn),TSP供應(yīng)商也在悄然進(jìn)步,從純車內(nèi)網(wǎng)聯(lián)服務(wù)應(yīng)用向
    的頭像 發(fā)表于 01-06 09:40 ?1451次閱讀
    TSP研究:車內(nèi)網(wǎng)聯(lián)服務(wù)向<b class='flag-5'>跨</b><b class='flag-5'>域</b>融合、全場景融合、艙駕融合方向拓展

    請問ADC32xx的時鐘FPGA直接輸出嗎?

    大家好,我的ADC32XX 采樣率為125M,將轉(zhuǎn)換后的數(shù)據(jù)發(fā)送給FPGA,請問ADC32xx的時鐘FPGA直接輸出嗎?FPGA IO口是3.3V的,如果是這樣的話是不是得電平轉(zhuǎn)換
    發(fā)表于 01-02 08:30

    一文解析時鐘傳輸

    采樣到的信號質(zhì)量!最常用的同步方法是雙級觸發(fā)器緩存法,俗稱延遲打拍法。信號從一個時鐘進(jìn)入另一個時鐘之前,將該信號用兩級觸發(fā)器連續(xù)緩存兩次
    的頭像 發(fā)表于 11-16 11:55 ?1267次閱讀
    一文解析<b class='flag-5'>跨</b><b class='flag-5'>時鐘</b><b class='flag-5'>域</b>傳輸

    FIFO的深度應(yīng)該怎么計算

    FIFO是FPGA/IC設(shè)計中經(jīng)常使用到的模塊,它經(jīng)常被用在兩個模塊之間進(jìn)行數(shù)據(jù)的緩存,以避免數(shù)據(jù)在傳輸過程中丟失。同時FIFO也經(jīng)常被用在時鐘
    的頭像 發(fā)表于 10-25 15:20 ?982次閱讀
    FIFO的深度應(yīng)該怎么計算

    一種簡單高效配置FPGA方法

    本文描述了一種簡單高效配置FPGA方法,該方法利用微處理器從串行外圍接口(SPI)閃存配置FPGA設(shè)備。這種
    的頭像 發(fā)表于 10-24 14:57 ?1605次閱讀
    一種簡單高效配置<b class='flag-5'>FPGA</b>的<b class='flag-5'>方法</b>

    FPGA Verilog HDL有什么奇技巧?

    模塊的時序風(fēng)險:在進(jìn)行 design partition(設(shè)計劃分)時,如果前后兩個模塊時鐘不同,采用 register in(寄存器輸入)可能會引入時鐘
    發(fā)表于 09-12 19:10

    FPGA如何消除時鐘抖動

    FPGA(現(xiàn)場可編程門陣列)設(shè)計中,消除時鐘抖動是一個關(guān)鍵任務(wù),因為時鐘抖動會直接影響系統(tǒng)的時序性能、穩(wěn)定性和可靠性。以下將詳細(xì)闡述FPGA中消除
    的頭像 發(fā)表于 08-19 17:58 ?2782次閱讀

    LMH32404 TIA阻輸入信號過大輸出信號畸變怎么解決?

    電流值限制光電二極管電流進(jìn)入TIA幅值,此方法沒找到合適的器件; 2、在TIA阻輸入端對地加入一個極管或MOS,此極管基極受控阻輸出
    發(fā)表于 08-05 06:58

    極限失控的大模型使電力系統(tǒng)面臨的攻擊風(fēng)險及應(yīng)對措施

    分析大規(guī)模生成式預(yù)訓(xùn)練模型(以下簡稱為大模型)發(fā)生極限失控、使電力系統(tǒng)面臨的攻擊風(fēng)險及相關(guān)的應(yīng)對措施,以期引起業(yè)內(nèi)對這一風(fēng)險的重視、討論與行動。基于大模型的現(xiàn)狀、發(fā)展趨勢以及它與人工智能反叛之間
    發(fā)表于 07-22 12:09 ?0次下載

    FPGA異步信號處理方法

    FPGA(現(xiàn)場可編程門陣列)在處理異步信號時,需要特別關(guān)注信號的同步化、穩(wěn)定性以及潛在的亞穩(wěn)態(tài)問題。由于異步信號可能來自不同的時鐘或外部設(shè)備,其到達(dá)時間和頻率可能不受
    的頭像 發(fā)表于 07-17 11:10 ?1888次閱讀