作者:付漢杰,hankf@xilinx.com,文章轉(zhuǎn)載自:博客園
不同使用場(chǎng)景,對(duì)芯片的性能和功耗要求不一樣。為了測(cè)試Xilinx MPSoC PS側(cè)的最低功耗,基于ZCU106單板做了功耗優(yōu)化。為了方便,使用最簡(jiǎn)單的軟硬件環(huán)境。軟件使用死循環(huán)做串口打印,硬件保留了如下模塊。
A. A53 0
B. QSPI flash Dual Parallel
C. I2C 0/1
D. PMU
E. UART 0
F. GPIO MIO
G. SWDT 0/1
H. TTC 0/1/2/3
I. DDR 16-bit
J. DPLL/RPLL
在關(guān)閉其他外設(shè),盡可能降低各個(gè)模塊的頻率后,F(xiàn)PD功耗是447mw,LPD是136mw。作為對(duì)比,Vivado使用ZCU106單板建立工程,使用默認(rèn)設(shè)置,F(xiàn)PD功耗是1452mw,LPD是339mw??梢钥吹剑略O(shè)計(jì)節(jié)省了相當(dāng)大的功耗。當(dāng)然,具體的產(chǎn)品使用場(chǎng)景,可能有性能和功能要求。能達(dá)到什么效果,還需要根據(jù)產(chǎn)品要求再做評(píng)估。
優(yōu)化后的功耗
優(yōu)化前的功耗
責(zé)任編輯:xj
原文標(biāo)題:【資深工程師分享】ZCU106 MPSoC 功耗優(yōu)化
文章出處:【微信公眾號(hào):FPGA開(kāi)發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
-
Xilinx
+關(guān)注
關(guān)注
73文章
2181瀏覽量
124284 -
單板
+關(guān)注
關(guān)注
0文章
32瀏覽量
11060 -
MPSoC
+關(guān)注
關(guān)注
0文章
199瀏覽量
24608
原文標(biāo)題:【資深工程師分享】ZCU106 MPSoC 功耗優(yōu)化
文章出處:【微信號(hào):FPGA-EETrend,微信公眾號(hào):FPGA開(kāi)發(fā)圈】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。
發(fā)布評(píng)論請(qǐng)先 登錄
高端電流檢測(cè)運(yùn)算放大器CN106
英諾達(dá)推出RTL功耗優(yōu)化工具
如何實(shí)現(xiàn)藍(lán)牙模塊的功耗優(yōu)化?

如何使用 UCC28056x 優(yōu)化離線應(yīng)用中的效率和待機(jī)功耗

請(qǐng)問(wèn)ADC12DJ3200EVM可以搭配Xilinx ZCU111開(kāi)發(fā)板使用嗎?
AMD/Xilinx Zynq? UltraScale+ ? MPSoC ZCU102 評(píng)估套件

如何優(yōu)化單片機(jī)項(xiàng)目的功耗
使用邏輯和轉(zhuǎn)換優(yōu)化單板計(jì)算機(jī)(SBC)系統(tǒng)

Multi-Scaler IP的Linux示例以及Debug(上)

ZCU106評(píng)估板用戶指南
MSPM0 G系列MCU功耗優(yōu)化指南

單板設(shè)計(jì)中的EMC優(yōu)化策略

xWRL6432低功耗雷達(dá)-功耗優(yōu)化技術(shù)

評(píng)論