女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Pentek 開展的FPGA設計,縮短設計周期同時最小化風險

電子設計 ? 來源:Xilinx Blog ? 作者: Robert Sgandurra ? 2020-12-20 10:04 ? 次閱讀

作者:Robert Sgandurra,Pnetek公司產品總監

當面對一個項目計劃時,你最后一次聽到“需要多長時間就花多長時間”或者“如果第一次不成功,不要擔心,你總能搞定的”這些話大概是什么時候的事?很可能從來就沒有過。隨著FPGA變得越來越強大,處理的任務范圍也越來越廣,縮短設計周期并且最小化風險變得前所未有的重要。

Pentek公司作為一家商用現貨(COTS)FPGA的數據處理和采集產品制造商,通常是FPGA技術與最終用戶應用之間的接口。這使得Pentek處于支持客戶作為工程合作伙伴的獨特位置,其最終共同目標是解決他們的最終需求。 Pentek已經學到了很多關于如何縮短設計周期和最小化客戶風險的知識。 以下是Pentek及其客戶發現的有價值的一系列策略。

利用FPGA設計工具

Pentek公司推出的每一款基于FPGA的產品交付時都附帶一整套功能包,作為IP來進行安裝。盡管這些產品可以直接用來實現數據采集和處理的解決方案,但是大多數用戶都會安裝自己自定義的IP來進行特定應用的處理。Pentek公司推出的FPGA設計工具集搭配Zynq UltraScale+ RFSoC會提供所有生產用的IP以及一些通用功能的IP庫,用戶在搭建自己設計時可以用到。這些IP集成模塊可以輕松的導入Xilinx Vivado設計工具,所有IP都支持AXI4協議并且可以無縫對接Xilinx提供的IP資源。這可以讓我們快速訪問整個設計,不用再去學習新的工具或者了解IP設計定義,從而節省了項目啟動時間。

圖1:利用Xilinx和Pentek向導模塊組合開展的FPGA設計

使用廠家提供的IP功能

雖然每個用戶的設計都是不同的,但是所需的許多功能都是相似的,每一款硬件產品所提供的IP不僅支持硬件特性,比如A/D轉換板卡的數據采集或者D/A轉換板卡的波形發生器,而且還支持一些比較常見的高級功能,原本這些功能可能是由硬件來處理的。Pentek公司推出的基于Zynq UltraScale+ RFSoCs的產品支持以下功能庫:
? 數據采集用于抓取和傳輸A/D數據
? 波形生成,將數據傳輸給D/A或者讀取存儲在內存中的波形數據
? 用于雷達測試應用的雷達啁啾聲和信號發生器
? A/D校正功能
? 100GigE UDP引擎
? DMA引擎用于高速數據流設計

在每種情況下用戶都可以通過編輯提供的VHDL源代碼來使用這些IP功能,在所有情況下從競爭的角度來看經過測試的IP加速了產品開發并且降低了風險。

簡化從開發到部署的流程

Pentek公司推出的Quartz系列采用的是Zynq UltraScale+ RFSoCs,而且都是基于QuartzXM,它是一款緊湊的模塊系統,包括了Zynq UltraScale+ RFSoC所需的所有電路設計

圖2:Model 6001 QuartzXM RFSoC模塊化系統

這個設計背后的想法很簡單:解決模塊電路設計和PCB方面面臨的最大挑戰,并且保證Zynq UltraScale+ RFSoC最佳的模擬和數字性能。當這款模塊設計完成并且經過驗證,Pentek公司可以擴展為各種接口形式的模塊,比如PCIe和3U VPX。

圖3:Model 5950,3U VPX RFSoC模塊板卡(拆下蓋子顯示的是QuartzXM)

雖然以標準的形式提供這種設計非常重要,但是用戶所能看到的最大好處是可以在有限的空間或者不滿足標準形式應用部署Zynq UltraScale+ RFSoC。Pentek公司提供的工具集包含所需的電氣、機械和散熱設計指導,讓客戶能夠為QuartzXM設計自己的承載板卡。將如此多的功能封裝在QuartzXM模塊中,用戶可以從一款經過驗證的Zynq UltraScale+ RFSoC平臺開始,專注于更簡單的承載板卡設計。此外它還提供了一套標準的、低成本的、易于操作的原型開發流程,用戶可以根據自己情況選擇PCIe接口的Quartz模塊,或者使用3U VPX形式的模塊,還提供低成本的Model 8257開發模塊共用戶選擇。開發好應用程序IP和軟件之后,在需要時可以通過設計定制的載板將解決方案部署到系統中,因為這兩個系統的硬件核心是相同的,所有IP和軟件可以在不做任何更改的情況下從開發移植到部署系統中,所以這些設計技術都大大降低了風險,縮短了開發時間。

提供工程師對工程師的支持方式,確保產品的成功

即使提供最好的產品文檔也抵不上工程師對工程師的對話交流,這對于設計的整個周期可以最小化風險同時節省時間。Pentek公司推出的所有產品都提供免費的終身技術支持服務,如果出現問題客戶可以隨時聯系到Pentek公司的工程師。

設計周期時間和降低風險是整個項目過程中非常真實重要的一部分,盡管風險永遠是開發創新過程中固有的一部分,Pentek公司的態度是認為降低風險縮短設計周期與為客戶提供最高性能和創新產品是同等重要的事情。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • FPGA
    +關注

    關注

    1643

    文章

    21959

    瀏覽量

    614059
  • Xilinx
    +關注

    關注

    73

    文章

    2182

    瀏覽量

    124342
  • 波形發生器
    +關注

    關注

    3

    文章

    307

    瀏覽量

    31838
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    請問CCyUSBDevice如何同時實例2個?

    CCyUSBDevice只實例化了一次能查找多臺設備,且都能正常訪問和控制)。 請問我的這種情況怎么解決,或者說在不同的控制軟件中CCyUSBDevice如何能同時分別實例,即總共能實例2個或者多個而能正常工作,在cyusb
    發表于 05-19 07:27

    VirtualLab Fusion應用:參數優化文檔介紹

    算法它“在高斯-牛頓算法和梯度下降法之間進行插值。[…]在許多情況下,它可以找到一個解決方案,即使它從非常遠的最終最小值開始?!笔諗渴强赡艿?,但不能保證。 所有局部最小化算法都有陷入局部極小值的風險
    發表于 02-28 08:44

    ADC124S051在每一個SCLK周期,DIN與DOUT是同時發生的嗎?

    八個字節可以任意選擇嗎? 2、在每一個SCLK周期,DIN與DOUT是同時發生的嗎? 3、接問題2.如果DIN與DOUT是同時發生的,那么在DIN選擇的通道的數據是在本次DOUT還是在下一個時鐘
    發表于 01-23 06:40

    使用IP核和開源庫減少FPGA設計周期

    /prologue-the-2022-wilson-research-group-functional-verification-study/),70% 的 FPGA 項目落后于計劃,12% 的項目落后計劃 50% 以上。 為此,很多FPGA廠商都在自己EDA工具里嵌入I
    的頭像 發表于 01-15 10:47 ?564次閱讀
    使用IP核和開源庫減少<b class='flag-5'>FPGA</b>設計<b class='flag-5'>周期</b>

    想使ADCEXT1和ADCEXT2的采樣時間間隔縮短最小,應該怎么做?

    開始后,中間給出轉換停止信號,轉換周期是在4個通道都完成后停止,還是在當前通道完成后停止? 2.圖47中,第一個LT是在2ms內做一次轉換,還是每個step都要做轉換? 3.如果我想使ADCEXT1和ADCEXT2的采樣時間間隔縮短
    發表于 12-25 06:15

    為什么最小化光纖電纜中的DB損耗很重要

    在現代通信系統中,光纖電纜因其高速、高帶寬和抗干擾能力強等優勢,已成為數據傳輸的主要媒介。然而,光纖電纜在傳輸光信號時,由于多種因素會導致信號的衰減,這種衰減通常用分貝(dB)來表示,即DB損耗。最小化光纖電纜中的DB損耗對于確保通信系統的性能至關重要,以下是詳細探討其重要性的幾個方面。
    的頭像 發表于 11-28 10:18 ?565次閱讀

    如何提高云計算的性能和效率

    的利用率。 使用最小化等待時間算法、最小化響應時間算法或最小化資源消耗算法來分配資源。 負載均衡 : 通過分布計算任務到多個服務器,提高系統的計算能力。 使用負載均衡器將用戶請求分發到多個服務器上,實現并行處理。 算法優化
    的頭像 發表于 10-24 09:23 ?967次閱讀

    FPGA在圖像處理領域的優勢有哪些?

    時,FPGA可以輕松地適應新的算法,而無需重新設計硬件。這種靈活性使得FPGA在圖像處理領域具有更快的開發速度,有助于縮短產品的上市時間。同時,FP
    發表于 10-09 14:36

    萊迪思FPGA器件生命周期

    電子產品的生命周期通常超過20年。這一事實使產品壽命成為FPGA器件選擇的重要標準。任何公司都不希望因為FPGA即將停產而匆忙進行最后一次采購或重新設計電路板。為過時的器件尋找合適的供應商是一項復雜的工作,尤其是在原
    的頭像 發表于 09-30 10:17 ?599次閱讀
    萊迪思<b class='flag-5'>FPGA</b>器件生命<b class='flag-5'>周期</b>

    FPGA做深度學習能走多遠?

    需重新設計和制造芯片,這樣可以大大縮短產品的迭代周期,降低開發成本和風險。 ? 成本效益:相對于專用的 ASIC 芯片,FPGA 的開發和調試周期
    發表于 09-27 20:53

    CPU時鐘周期、機器周期和指令周期的關系

    CPU時鐘周期、機器周期和指令周期是計算機體系結構中三個緊密相連且至關重要的概念,它們共同構成了CPU執行指令和處理數據的基本時間框架。以下是對這三個周期之間關系的詳細解析。
    的頭像 發表于 09-26 15:38 ?5338次閱讀

    最小化啟動期間的輸出紋波

    電子發燒友網站提供《最小化啟動期間的輸出紋波.pdf》資料免費下載
    發表于 08-26 11:44 ?0次下載
    <b class='flag-5'>最小化</b>啟動期間的輸出紋波

    分享一本書 《從零開始設計 FPGA 最小系統》

    *附件:從零開始設計FPGA最小系統.pdf 以下為內容片段摘要:詳細內容在PDF里 FPGA 最小系統的概念 FPGA
    發表于 07-26 07:24

    【《軟件開發珠璣》閱讀體驗】居安思危之風險

    風險可能會增強或減少項目組合的總體價值,及商業目標的實現。 積極風險是機會,機會可以帶來諸多收益,例如時間縮短、成本下降、績效改進、市場份額增加或聲譽提升等。 消極風險是威脅,威脅可
    發表于 07-09 12:48

    FPGA 高級設計:時序分析和收斂

    引腳位置與電氣標準 FPGA/CPLD 的可編程特性使電路板設計加工和 FPGA/CPLD 設計可以同時進行,而不必等 FPGA/CPLD 引腳位置完全確定,從而節省了系統開發時間
    發表于 06-17 17:07