女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

世界最大的AI芯片升級,芯片核心數和晶體管翻倍,將采用7nm工藝

如意 ? 來源:OFweek電子工程網 ? 作者:OFweek電子工程網 ? 2020-08-19 14:01 ? 次閱讀

美國AI初創企業CerebrasSystems旗下的明星產品WES(Wafer Scale Engine)芯片即將進入新一代,在日前舉辦的Hotchips 32會議上,CerebrasSystems公布了WES 2代芯片的相關信息。

據悉,WES 2代芯片核心數翻倍到了85萬個,晶體管數量翻倍到2.6萬億個,最關鍵的是,將從16nm工藝進入7nm工藝。

造出世界最大芯片,Cerebras Systems是家什么樣的公司?

作為一家在2016年才創立的公司,CerebrasSystems的資歷并不算長,但是卻經歷了三輪融資,分別是2016年5月份的2700萬美元的A輪融資,2017年1月2500萬美元的B輪融資,隨后不到一年時間里,CerebrasSystems再次融資6000萬美元,彼時估值達到8.6億美元。

恰好人工智能產業也是在那個時候開始盛行,CerebrasSystems也因此被許多人看好。而這家公司造AI芯片就是奉行一個路子:“簡單,粗暴”。

在去年CerebrasSystems推出巨型芯片WES的時候,就引起了業界轟動。在關于WSE介紹的白皮書中,有這么一句話——“通過加速人工智能計算,WSE清除了阻礙人工智能進步的最大路障——時間。將訓練時間從幾個月縮減為幾分鐘,從幾周減少到基瞄。讓深度學習實踐者更快的驗證自己的假設,從而不用去擔心一些體系機構導致無法測試或者太大風險。WSE降低了好奇心的成本,加速了人工智能新思想和新技術的到來。”

在WES這顆采用臺積電16nm工藝,面積46000平方毫米,擁有1.2 萬億個晶體管40萬個核心,片上18G內存的芯片上,性能之強大讓當時的芯片“大塊頭”甘拜下風。

比如英偉達的GV100芯片也不過用上了211億晶體管,核心面積815mm2,所以WSE芯片晶體管數量是最強GPU芯片的60倍,面積則是它的56倍多。WSE與當時的CPU芯片相比同樣震撼,AMD的64核EPYC二代處理器才320億晶體管,封裝總面積也不過4410平方毫米,光是核心面積WSE就是EPYC二代處理器的10倍有余。

從性能上來看,WES芯片帶寬超過100Pb/s,一般的計算芯片以Tb/s級別的單位都難以跟起比較。總之,WES芯片的出現堪稱芯片工藝史上的一大“奇跡”。不出預料的話,WES 2代芯片性能跟價格都會大幅提升。

雖然CerebrasSystems造出芯片的芯片性能確實強大,但是投入的成本也十分高昂,不是哪個公司都有這個實力“燒錢”玩的。據悉一塊WES芯片的價格約在200萬美元(約合人民幣1384萬元)左右,在當時也只有美國國家科學基金會(NSF)為了打造超算CS-1而購買了WES芯片。

性能為先,芯片是不是越大就越好?

目前,象CerebrasSystems一樣專門走巨型芯片路線的企業少之又少,這可能除了是他們的企業特色以外,也涉及大整個芯片產業對于芯片大小的共同認知。

之前就有人提出過這么一個問題,現在廠家都專注與縮小晶體管尺寸,目的就是為了在芯片內部打造更大規模的集成電路,那為什么不通過增大芯片的面積來提高性能?

首先從構造上來說,如果是將芯片面積越大來保證刻畫更多的電路,實際上不會減少電路布線的復雜程度,反而還更難。大芯片也也意味著片內器件之間的傳輸要走更長的互連線進行傳輸,造成信號傳輸延遲,可能有人會覺得都是在一塊芯片上,能延遲多少?可是當你將不同芯片內部放大一百、一千倍來看就會發現延遲快慢的差距了。而更長、更多、更復雜的互連線也意味著在芯片設計的過程中,工程師要更周全地考慮阻抗匹配、信號中斷等問題。

二是功耗成本問題,現在的芯片廠商為什么想把芯片做小?就是為了降低功耗,芯片的功耗直接和金屬的寄生電容成正比,更寬的線寬會導致更大的功耗。同樣,晶體管體積縮小也是為了降低功耗,可是同時卻增加了翻倍的數量,還怎么談降耗?同時還需要提供更大的供電輸入,更強的散熱處理,都會讓成本增加。

最后一個也是最重要的一個問題,良品率。很多公司都會提到良品率問題,一般來說芯片良品率隨核心面積指數降低,成本指數上升。芯片的設計和生產過程極度復雜,尤其是芯片面積越大,在晶圓片上刻畫的電路也越多越復雜,越容易失敗。當然有些失敗不會影響整個芯片的大體性能,只是說會讓其產生“瑕疵”,而這種有瑕疵的芯片也刻意正常使用,但就是廠商可能會把有瑕疵的模塊直接關閉,芯片也就缺失某些功能。

總的來說,巨型芯片的買家少之又少,更多的人還是以考慮芯片功能、成本、性價比為首選。為了提高專用性能而付出昂貴的價格和更多的功耗,確實不劃算。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 芯片
    +關注

    關注

    459

    文章

    52137

    瀏覽量

    435723
  • 晶體管
    +關注

    關注

    77

    文章

    9976

    瀏覽量

    140582
  • AI
    AI
    +關注

    關注

    87

    文章

    34129

    瀏覽量

    275229
收藏 人收藏

    評論

    相關推薦
    熱點推薦

    薄膜晶體管技術架構與主流工藝路線

    導語薄膜晶體管(TFT)作為平板顯示技術的核心驅動元件,通過材料創新與工藝優化,實現了從傳統非晶硅向氧化物半導體、柔性電子的技術跨越。本文聚焦于薄膜
    的頭像 發表于 05-27 09:51 ?386次閱讀
    薄膜<b class='flag-5'>晶體管</b>技術架構與主流<b class='flag-5'>工藝</b>路線

    精密幾何測量技術在電子芯片制造中的重要性

    的柵極長度、寬度、氧化層厚度等幾何參數。例如,在7nm制程中,柵極氧化層厚度每減少0.1nm,漏電流可能呈指數級增加。精確測量這些參數可確保晶體管性能穩定,如實現低
    的頭像 發表于 02-28 14:23 ?353次閱讀
    精密幾何測量技術在電子<b class='flag-5'>芯片</b>制造中的重要性

    HFA3135超高頻匹配對晶體管應用筆記

    HFA3134和HFA3135是采用Intersi1公司的互補雙極UHF-1X工藝制造的超高頻晶體管對,NFN晶體管的fT為8.5CHz,而FPNP
    的頭像 發表于 02-26 09:29 ?309次閱讀
    HFA3135超高頻匹配對<b class='flag-5'>晶體管</b>應用筆記

    HFA3134超高頻晶體管應用筆記

    HFA3134 和 HFA3135 是超高頻晶體管采用 Intersil Corporation 的互補雙極 UHF-1X 工藝制造。NPN 晶體管的 fT 為 8。5GHz,而 P
    的頭像 發表于 02-25 17:26 ?371次閱讀
    HFA3134超高頻<b class='flag-5'>晶體管</b>應用筆記

    芯片制造的7個前道工藝

    本文簡單介紹了芯片制造的7個前道工藝。 ? 在探索現代科技的微觀奇跡中,芯片制造無疑扮演著核心角色,它不僅是信息技術飛速發展的基石,也是連接
    的頭像 發表于 01-08 11:48 ?1492次閱讀
    <b class='flag-5'>芯片</b>制造的<b class='flag-5'>7</b>個前道<b class='flag-5'>工藝</b>

    7納米工藝面臨的各種挑戰與解決方案

    來說,納米通常指的是晶體管的最小尺寸,或者是構成芯片中各個功能單元的最小結構尺寸。因此,7納米工藝指的是在芯片上制造出其最小結構為
    的頭像 發表于 12-17 11:32 ?1174次閱讀

    IBM與Rapidus在多閾值電壓GAA晶體管技術的新突破

    Rapidus 的 2nm 制程生產流程之中。 IBM 宣稱,當制程推進到 2nm 階段時,晶體管的結構會從長久以來所采用的 FinFET(鰭式場效應
    的頭像 發表于 12-12 15:01 ?581次閱讀

    MOSFET晶體管工藝制造流程

    本文通過圖文并茂的方式生動展示了MOSFET晶體管工藝制造流程,并闡述了芯片的制造原理。 ? MOSFET的工藝流程 芯片制造
    的頭像 發表于 11-24 09:13 ?3717次閱讀
    MOSFET<b class='flag-5'>晶體管</b>的<b class='flag-5'>工藝</b>制造流程

    今日看點丨 傳蘋果2025年采用自研Wi-Fi芯片 臺積電7nm制造;富士膠片開始銷售用于半導體EUV光刻的材料

    半年的新產品(例如iPhone 17)計劃采用自家的Wi-Fi芯片采用臺積電N77nm工藝
    發表于 11-01 10:57 ?1144次閱讀

    所謂的7nm芯片上沒有一個圖形是7nm

    最近網上因為光刻機的事情,網上又是一陣熱鬧。好多人又開始討論起28nm/7nm的事情了有意無意之間,我也看了不少網上關于國產自主7nm工藝的文章。不過這些文章里更多是抒情和遐想,卻很少
    的頭像 發表于 10-08 17:12 ?699次閱讀
    所謂的<b class='flag-5'>7nm</b><b class='flag-5'>芯片</b>上沒有一個圖形是<b class='flag-5'>7nm</b>的

    晶體管的基本工作模式

    晶體管作為電子電路中的核心元件,其基本工作模式對于理解其工作原理和應用至關重要。晶體管的工作模式主要可以分為兩大類:放大模式和開關模式。這兩種模式基于晶體管內部PN結的特性,通過控制輸
    的頭像 發表于 09-13 16:40 ?1678次閱讀

    NMOS晶體管和PMOS晶體管的區別

    NMOS晶體管和PMOS晶體管是兩種常見的金屬氧化物半導體場效應晶體管(MOSFET)類型,它們在多個方面存在顯著的差異。以下將從結構、工作原理、性能特點、應用場景等方面詳細闡述NMOS晶體管
    的頭像 發表于 09-13 14:10 ?7289次閱讀

    GaN晶體管和SiC晶體管有什么不同

    GaN(氮化鎵)晶體管和SiC(碳化硅)晶體管作為兩種先進的功率半導體器件,在電力電子、高頻通信及高溫高壓應用等領域展現出了顯著的優勢。然而,它們在材料特性、性能表現、應用場景以及制造工藝等方面存在諸多不同。以下是對這兩種
    的頭像 發表于 08-15 11:16 ?1573次閱讀

    芯片晶體管的深度和寬度有關系嗎

    一、引言 有關系。隨著集成電路技術的飛速發展,芯片晶體管作為電子設備的核心元件,其性能的優化和制造技術的提升成為了行業關注的焦點。在晶體管的眾多設計參數中,深度和寬度是兩個至關重要的因素。它們不僅
    的頭像 發表于 07-18 17:23 ?1184次閱讀

    芯片中的晶體管是怎么工作的

    晶體管是現代電子設備中不可或缺的組件,它們是構建集成電路(IC)和微處理器的基礎。晶體管的工作原理涉及到半導體材料的電子特性,以及如何通過控制電流來實現開關功能。 歷史背景 晶體管的發明可以追溯到
    的頭像 發表于 07-18 14:58 ?2001次閱讀