一個正常的40nm工藝，一個6T（6 transistors）的SRAM面積是150*0.04*0.04= 0.24um2/SRAM。所以如果我們需要一個1Mb的SRAM，面積是1M*0.24um2= 0.24mm2，也就是大概0.5mm*0.5mm。

前天項目周會的時候，一位同事一頓猛算，作者君當時就震驚了……哇撒，這些熟悉memory的人手算能力這么強啊！

本著對強者的仰慕，作者君去Google了一下memory的rule of thumb，發現還真的有這個類似的公式：

For instance the embedded DRAM cells presented in ［45］ for four different technology nodes – 180/130/90/65nm have areas in the range of 19–26F^2 where F is the feature size of the process. In contrast， a typical SRAM cell would have an area of about 120–150F^2.

所以說，那位同事的估算是差不多合理的。40nm的CMOS工藝，feature size是40nm，所以一個SRAM的面積大概就是120-150F^2，跟他算的是一樣的。

呼呼，memory的面積居然都如此的標準，感覺很是羨慕呢！

話說回來了，為啥DRAM比SRAM的面積小很多呢？大家還記得以前VLSI課程里面，不同memory的電路圖嗎？要不這次就跟著作者君復習一下？

（a） DRAM ; （b） SRAM

上面這個圖里，左邊是一個DRAM，就是一個transistor加上一個capacitor，結構相當簡單。右圖是一個SRAM，仔細一看，中間是交叉連接的兩個inverter，組成了一個典型的latch。（在作者君看來，latch其實就是一個digital的capacitor），然后左右兩個transistor當做了開關，功能和左圖DRAM里面那個pass transistor差不多。

說到memory的面積，作者君昨天還跟一個做數字前端的朋友聊了聊。他說他們的SOC里面放了一個512MB的SRAM，12nm的工藝下，面積是400mm^2.

所以這個512MB的SRAM尺寸是20mm*20mm。真。土豪公司?。?/p>

SRAM vs. DRAM in Computers

這個表格里面，提到了CPU里面一般放的是SRAM，不是DRAM。SRAM用了positive feedback的latch，速度顯然比類似于模擬電路（就是一個模擬的開關對電容充電）的DRAM要快很多。（大致上快了十倍以上）

但是，SRAM要6個transistor，DRAM才一個transistor，面積小了如此之多。如果需要很大的memory，DRAM在節約SOC成本這塊是不是占優了呢？

等等，這兩家伙是一樣的process嗎？

由于有個很特別的電容存在，而且這個電容需要有一定的閾值和一定的對抗漏電的能力，所以DRAM的工藝其實不是大家平常能夠見到的傳統logic process，而是有它自己特別的 DRAM process。目前也基本上只有三家公司提供DRAM的工藝：美光科技、三星和 SK 海力士。

Logic processes - those used for CPUs - are also more expensive. A logic wafer might cost $3500 vs $1600 for DRAM. Intel‘s logic wafers may cost as much $5k. That’s costly real estate.

當然，正是因為SRAM的成本壓力，所以CPU上面一般也不會集成大的DRAM，而是把DRAM放在片外。CPU的內部，一般也只有SRAM作為cache，并不是主要的memory。

除此之外，現在還有一種所謂的Memory Hierarchy。就是一種類似金字塔形狀的結構，最大程度的優化速度和成本。大家有興趣的話，可以去搜一下不同類型的memory。

最后，作者君再趕時髦談到CPU和GPU的區別。有一張特別出名的圖片：

在AI大行其道的今天，回過頭來看看CPU和GPU的結構對比。再加深一下對DRAM和SRAM的區分，這張圖很能說明一些東西。比如，CPU里面，cache是SRAM，占了相當多的面積，而在GPU里面，由于交互信息不如內部運算的負擔大，大部分的面積都拿去做基本的計算了。所以在chip的成本類似的情況下（主要是die area大小差不多的情況），最后GPU的架構跟CPU還是很不一樣的。
責任編輯:pj