女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

PCB層疊設(shè)計(jì)需考慮的因素_PCB層疊設(shè)計(jì)的一般規(guī)則

h1654155282.3538 ? 來(lái)源:村田中文技術(shù)社區(qū) ? 作者:村田中文技術(shù)社區(qū) ? 2020-03-21 10:54 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

PCB的層數(shù)多少取決于電路板的復(fù)雜程度,從PCB的加工過(guò)程來(lái)看,多層PCB是將多個(gè)“雙面板PCB”通過(guò)疊加、壓合工序制造出來(lái)的。但多層PCB的層數(shù)、各層之間的疊加順序及板材選擇是由電路板設(shè)計(jì)師決定的,這就是所謂的“PCB層疊設(shè)計(jì)”。

PCB層疊設(shè)計(jì)需考慮的因素

一款PCB設(shè)計(jì)的層數(shù)及層疊方案取決于以下幾個(gè)因素:

1、硬件成本:PCB層數(shù)的多少與最終的硬件成本直接相關(guān),層數(shù)越多硬件成本就越高,以消費(fèi)類產(chǎn)品為代表的硬件PCB一般對(duì)于層數(shù)有最高限制,例如筆記本電腦產(chǎn)品的主板PCB層數(shù)通常為4~6層,很少超過(guò)8層;

2、高密元器件的出線:以BGA封裝器件為代表的高密元器件,此類元器件的出線層數(shù)基本決定了PCB板的布線層層數(shù);

3、信號(hào)質(zhì)量控制:對(duì)于高速信號(hào)比較集中的PCB設(shè)計(jì),如果重點(diǎn)關(guān)注信號(hào)質(zhì)量,那么就要求減少相鄰層布線以降低信號(hào)間串?dāng)_,這時(shí)布線層層數(shù)與參考層層數(shù)(Ground層或Power層)的比例最好是1:1,就會(huì)造成PCB設(shè)計(jì)層數(shù)的增加;反之,如果對(duì)于信號(hào)質(zhì)量控制不強(qiáng)制要求,則可以使用相鄰布線層方案,從而降低PCB層數(shù);

4、原理圖信號(hào)定義:原理圖信號(hào)定義會(huì)決定PCB布線是否“通順”,糟糕的原理圖信號(hào)定義會(huì)導(dǎo)致PCB布線不順、布線層數(shù)增加;

5、PCB廠家加工能力基線:PCB設(shè)計(jì)者給出的層疊設(shè)計(jì)方案(疊層方式、疊層厚度等),必須要充分考慮PCB廠家的加工能力基線,如:加工流程、加工設(shè)備能力、常用PCB板材型號(hào)等。

PCB層疊設(shè)計(jì)需要在以上所有設(shè)計(jì)影響因素中尋求優(yōu)先級(jí)和平衡點(diǎn)。

PCB層疊設(shè)計(jì)的一般規(guī)則

1、地層與信號(hào)層之間應(yīng)緊密耦合,意思就是說(shuō),地層與電源層之間的距離應(yīng)盡量小,介質(zhì)厚度應(yīng)盡量小,以增大電源層與地層之間的電容(如果這里不明白,大家可以想一下平板電容,電容的大小與間距成反比)。

2、兩個(gè)信號(hào)層之間盡量不要直接相鄰,這樣容易發(fā)生信號(hào)的串?dāng)_,影響電路的性能。

3、對(duì)于多層電路板,例如4層板,6層板,一般要求信號(hào)層盡量與一個(gè)內(nèi)電層(地層或者電源層)相鄰,這樣可以利用內(nèi)電層的大面積覆銅來(lái)起到屏蔽信號(hào)層的作用,從而有效的避免了信號(hào)層之間的串?dāng)_。

4、對(duì)于高速信號(hào)層,一般要位于兩個(gè)內(nèi)電層之間,這樣做的目的是一方面起到對(duì)高速信號(hào)提供一個(gè)有效的屏蔽層,另一方面則將高速信號(hào)限制在兩個(gè)內(nèi)電層之間,減小對(duì)其他信號(hào)層的干擾。

5、要考慮層疊結(jié)構(gòu)的對(duì)稱性。

6、多個(gè)接地的內(nèi)電層可以有效的降低接地阻抗。

推薦的層疊結(jié)構(gòu)

1、把高頻走線布在頂層,以避免高頻走線過(guò)程中使用到過(guò)孔而引入感應(yīng)電感。在頂層隔離器和發(fā)送接收電路的數(shù)據(jù)線用高頻走線直接相連。

2、高頻信號(hào)線下面放置一個(gè)地平面,以控制傳輸連接線的阻抗,也提供了一個(gè)非常低電感的通路給返回電流(returncurrent)流過(guò)。

3、將電源層置于接地層下面。這兩個(gè)參考層構(gòu)成了一個(gè)大約為100pF/inch2的附加高頻旁路電容器

4、在底層布線布置低速控制信號(hào)。這些信號(hào)線擁有較大的余量來(lái)承受過(guò)孔引起的阻抗不連續(xù),這樣的話就更有靈活性。

▲四層板疊層設(shè)計(jì)示例

如果還需要增加供電層(Vcc)或信號(hào)層,增加的第二組電源層/地層必須對(duì)稱層疊。這樣層疊層壓結(jié)構(gòu)才穩(wěn)定,板子也不會(huì)翹曲。不同電壓的電源層和地層之間應(yīng)該靠近一點(diǎn),這樣增加高頻旁路電容,從而抑制噪聲。

提醒:這里還有一層的意思就是要使用偶數(shù)層PCB,避免使用奇數(shù)層。因?yàn)槠鏀?shù)層電路板容易彎曲。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • pcb
    pcb
    +關(guān)注

    關(guān)注

    4368

    文章

    23492

    瀏覽量

    409721
  • 層疊設(shè)計(jì)
    +關(guān)注

    關(guān)注

    0

    文章

    12

    瀏覽量

    7755
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    如何優(yōu)化層疊結(jié)構(gòu)以提高PCB線路板整體性能簡(jiǎn)述

    ? ?優(yōu)化高多層PCB線路板的層疊結(jié)構(gòu)是提升其整體性能的關(guān)鍵步驟,以下從信號(hào)完整性、電源完整性、電磁兼容性、散熱性能四大核心目標(biāo)出發(fā),結(jié)合具體優(yōu)化策略和案例進(jìn)行說(shuō)明: 、信號(hào)完整性優(yōu)化 信號(hào)層
    的頭像 發(fā)表于 07-10 14:56 ?86次閱讀

    PCB層疊結(jié)構(gòu)設(shè)計(jì)的先決條件

    )出發(fā),深入探討PCB多層板的層疊結(jié)構(gòu)設(shè)計(jì)的先決條件。 、Core和PP的簡(jiǎn)要介紹 Core是PCB多層板的核心組成部分,它的兩個(gè)表層都鋪有銅箔,可作為信號(hào)層、電源層、地層等導(dǎo)電層。
    的頭像 發(fā)表于 06-06 15:37 ?397次閱讀
    <b class='flag-5'>PCB</b><b class='flag-5'>層疊</b>結(jié)構(gòu)設(shè)計(jì)的先決條件

    高層數(shù)層疊結(jié)構(gòu)PCB的布線策略

    高層數(shù) PCB 的布線策略豐富多樣,具體取決于 PCB 的功能。這類電路板可能涉及多種不同類型的信號(hào),從低速數(shù)字接口到具有不同信號(hào)完整性要求的多個(gè)高速數(shù)字接口。從布線規(guī)劃和為各接口分配信號(hào)層的角度來(lái)看,這無(wú)疑是項(xiàng)極具挑戰(zhàn)性的任
    的頭像 發(fā)表于 05-07 14:50 ?632次閱讀
    高層數(shù)<b class='flag-5'>層疊</b>結(jié)構(gòu)<b class='flag-5'>PCB</b>的布線策略

    層疊布局 (Stack):Stack組件為容器組件,容器內(nèi)可包含各種子元素

    層疊布局 (Stack) 層疊布局(StackLayout)用于在屏幕上預(yù)留塊區(qū)域來(lái)顯示組件中的元素,提供元素可以重疊的布局。層疊布局通過(guò)Stack容器組件實(shí)現(xiàn)位置的固定定位與
    發(fā)表于 04-30 07:51

    不可忽視!四層PCB打樣設(shè)計(jì)中的關(guān)鍵細(xì)節(jié)大盤點(diǎn)!

    站式PCBA智造廠家今天為大家講講四層pcb打樣設(shè)計(jì)中的不可忽視細(xì)節(jié)有哪些?四層PCB打樣設(shè)計(jì)中的不可忽視細(xì)節(jié)。四層PCB廣泛應(yīng)用于復(fù)雜電子設(shè)備中,因其具有更高的信號(hào)完整性和更強(qiáng)的電
    的頭像 發(fā)表于 03-04 09:25 ?323次閱讀

    mark點(diǎn)定位的一般原理與步驟

    點(diǎn)的位置。一般將 Mark 點(diǎn)放置在 PCB 的邊緣或者角落等相對(duì)穩(wěn)定的區(qū)域。這樣可以減少在后續(xù)工序中受到其他元器件或操作影響的可能性。同時(shí),要考慮 PCB 在制造設(shè)備和檢測(cè)設(shè)備中的
    的頭像 發(fā)表于 02-05 17:37 ?1402次閱讀

    PCB 設(shè)計(jì)規(guī)則層疊結(jié)構(gòu)的導(dǎo)入/導(dǎo)出

    “ ?每個(gè)公司都會(huì)有 PCB 設(shè)計(jì)規(guī)范,包括板層、設(shè)計(jì)規(guī)則等基本的要求。在 KiCad 中如何繼承、管理這些設(shè)計(jì)規(guī)范呢? ? ” 電路板設(shè)置 我們先看下工程師必須關(guān)心的些設(shè)置。打開(kāi)電路板設(shè)置查看
    的頭像 發(fā)表于 12-17 11:20 ?2392次閱讀
    <b class='flag-5'>PCB</b> 設(shè)計(jì)<b class='flag-5'>規(guī)則</b>、<b class='flag-5'>層疊</b>結(jié)構(gòu)的導(dǎo)入/導(dǎo)出

    PCB布線和布局電路設(shè)計(jì)規(guī)則

    常用的PCB設(shè)計(jì)規(guī)則
    發(fā)表于 11-09 14:10 ?111次下載

    12條PCB設(shè)計(jì)規(guī)則

    在電子設(shè)計(jì)的廣袤領(lǐng)域中,電磁兼容性(EMC)就如同位神秘而又嚴(yán)格的考官,時(shí)刻檢驗(yàn)著 PCB 設(shè)計(jì)的優(yōu)劣。今天,我們就來(lái)揭開(kāi)那神秘的面紗,同探索 12 條能助你減少 EMC 的 PCB
    的頭像 發(fā)表于 10-18 13:47 ?4636次閱讀
    12條<b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>規(guī)則</b>

    0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分

    電子發(fā)燒友網(wǎng)站提供《0.4mm層疊封裝(PoP)封裝的PCB組裝指南,第二部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-15 11:33 ?0次下載
    0.4mm<b class='flag-5'>層疊</b>封裝(PoP)封裝的<b class='flag-5'>PCB</b>組裝指南,第二部分

    0.5mm層疊封裝應(yīng)用處理器的PCB設(shè)計(jì)指南,第部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB設(shè)計(jì)指南,第部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 11:15 ?3次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的<b class='flag-5'>PCB</b>設(shè)計(jì)指南,第<b class='flag-5'>一</b>部分

    0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分

    電子發(fā)燒友網(wǎng)站提供《0.5mm層疊封裝應(yīng)用處理器的PCB組裝指南,第II部分.pdf》資料免費(fèi)下載
    發(fā)表于 10-14 11:09 ?0次下載
    0.5mm<b class='flag-5'>層疊</b>封裝應(yīng)用處理器的<b class='flag-5'>PCB</b>組裝指南,第II部分

    0.4毫米層疊封裝(PoP)的PCB設(shè)計(jì)指南,第部分

    電子發(fā)燒友網(wǎng)站提供《0.4毫米層疊封裝(PoP)的PCB設(shè)計(jì)指南,第部分.pdf》資料免費(fèi)下載
    發(fā)表于 09-19 11:00 ?0次下載
    0.4毫米<b class='flag-5'>層疊</b>封裝(PoP)的<b class='flag-5'>PCB</b>設(shè)計(jì)指南,第<b class='flag-5'>一</b>部分

    飛凌 Elfboard硬件分享-高速 PCB 設(shè)計(jì)考慮因素

    在內(nèi)存芯片的封裝中出現(xiàn)。 在選型及設(shè)計(jì)原理圖PCB的時(shí),封裝類型是我們要考慮個(gè)重要因素。封裝畫(huà)的不正確,芯片焊接不上,成本增加了,時(shí)間也浪費(fèi)了。所以,提醒大家
    發(fā)表于 08-06 09:30

    基于熱性能的NIS(V)3071 PCB設(shè)計(jì)考慮因素

    單片電子保險(xiǎn)絲(eFuse)NIS(V)3071能夠提供高達(dá)10A 連續(xù)電流,在設(shè)計(jì)它的PCB時(shí)熱性能是重要的考量因素,在設(shè)計(jì)PCB熱特性時(shí),需要考慮eFuse的兩種工作模式:軟開(kāi)關(guān)開(kāi)
    的頭像 發(fā)表于 07-23 09:52 ?1660次閱讀
    基于熱性能的NIS(V)3071 <b class='flag-5'>PCB</b>設(shè)計(jì)<b class='flag-5'>考慮</b><b class='flag-5'>因素</b>