女人自慰AV免费观看内涵网,日韩国产剧情在线观看网址,神马电影网特片网,最新一级电影欧美,在线观看亚洲欧美日韩,黄色视频在线播放免费观看,ABO涨奶期羡澄,第一导航fulione,美女主播操b

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

關(guān)于介紹Intel先進工藝細節(jié)的分析和發(fā)展

lC49_半導體 ? 來源:djl ? 作者:Rick Merritt ? 2019-09-06 15:30 ? 次閱讀

作為全球技術(shù)最先進的廠商之一,英特爾在10nm工藝上的一再拖延已經(jīng)讓業(yè)界對其Tick-Tock更新頻率的質(zhì)疑,乃至擔心摩爾定律是否繼續(xù)延續(xù)。但日前,Intel一口氣推出了10nm的各項細則,并對10nm寄于了厚望,也發(fā)布了22nm FDSOI工藝,叫板Globalfoundries。我們來看一下全球半導體巨頭的“大動作”。

提議的晶體管密度度量方法

英特爾今年將開始制造10nm芯片,它提出了一種引領(lǐng)行業(yè)晶體管密度度量方式,迫使競爭對手采用。另外,它宣布推出一款22nm低功耗FinFET(鰭式場效應晶體管)節(jié)點,通過全耗盡型絕緣層上硅技術(shù)(FD-SOI)與Globalfoundries等對手競爭代工業(yè)務。

英特爾的10nm工藝每平方毫米將封裝10080萬個晶體管。據(jù)估計,目前臺積電和三星生產(chǎn)10nm工藝,晶體管密度只有它的一半。

關(guān)于介紹Intel先進工藝細節(jié)的分析和發(fā)展

英特爾度量方法的平均密度是指小型和大型邏輯單元的密度。具體而言,它使用的是有兩個有源柵極的雙輸入與非單元,以及一個有多達25個有源柵極的掃描觸發(fā)器單元。

工藝架構(gòu)與整合的資深研究員兼總監(jiān)Mark Bohr說:“我認為這是一個全面、量化和誠實的指標。我認為,臺積電和三星過去曾采用它,但我猜他們不太好再用這個度量了。”

關(guān)于介紹Intel先進工藝細節(jié)的分析和發(fā)展

英特爾建議競爭對手重新使用這個密度度量方法來定義節(jié)點。

乘法門間距和單元高度的現(xiàn)有度量體現(xiàn)了節(jié)點相對數(shù)量的增加,而不是節(jié)點能力絕對數(shù)值的提升。此外,它不包括英特爾提出的密度度量方法所包含的各種因素。Bohr補充道。

無論是哪種度量方法,英特爾表示,都將在今年下半年開始制造10nm Cannonlake芯片,這在它推出14nm工藝的三年后。預計升級10nm工藝將繼續(xù)著為期三年的節(jié)奏,兩次年度升級可稱為10+和10++。

英特爾晶圓廠和銷售團隊執(zhí)行副總裁Stacy Smith表示:“即使節(jié)點之間的升級時間較長,我們也將保持與晶體管曲線相同的成本,我們預計10nm這一代仍將繼續(xù)這種情況。”

有趣的是,英特爾的14nm++表現(xiàn)出的性能高于它最初的10nm工藝。然而10nm節(jié)點可以提供低功耗、高密度。

英特爾對于其10nm節(jié)點透露了比以往更多的細節(jié)。x86巨頭需要通過對比競爭對手臺積電和三星正在進行的10nm工藝,更進一步地展示其優(yōu)勢,

具體而言,英特爾的10nm節(jié)點包括:

34nm鰭片間距

53nm 鰭片高度

36nm 最小金屬間距

272nm 單元高度

54nm 柵極間距

英特爾聲稱,節(jié)點展現(xiàn)了行業(yè)中最緊密的柵極間距和金屬間距,標志著行業(yè)首次使用自對準四重圖案成形技術(shù)(self-align quad patterning)。相比于14nm節(jié)點時,F(xiàn)inFET(鰭式場效應晶體管)的高度和密度提高了25%。

英特爾描述了晶體管的兩個創(chuàng)新,以補償更多光刻圖案步驟帶來的成本上漲。有源柵極上接觸(contact-over-active-gate,COAG)有助于提供額外10%的密度;10nm時,單個而不是雙虛擬柵極提供了額外的縮放優(yōu)勢。

關(guān)于介紹Intel先進工藝細節(jié)的分析和發(fā)展

英特爾聲稱其10nm工藝的節(jié)點密度是其競爭對手的兩倍。(圖片來源:英特爾)

對10nm不吝贊美,對度量方法褒貶不一

分析師對英特爾的10nm節(jié)點印象深刻,但對于晶體管密度是否是衡量競爭節(jié)點的最佳指標褒貶不一。他們表示,在28和16nm競爭日益激烈的情況下,現(xiàn)在還不清楚誰會贏得這一重大前沿業(yè)務。

市場觀察家VLSI研究公司總裁G. Dan Hutcheson表示:“現(xiàn)在是時候擺脫這些利用節(jié)點名稱搞的市場營銷手段了,讓大家看看節(jié)點的真面目……摩爾定律總是關(guān)于密度。”

他表示,進行芯片級別拆解的獨立分析師能夠使用公式來檢驗芯片密度。但是較大的尺寸(例如cm2)將使得對照更接近真實SoC的大小。

Gartner半導體集團研究副總裁Bob Johnson說:“我們需要客觀地比較節(jié)點名稱的擴展,顯示出與它們的名稱無關(guān)的維度。”

臺積電的一位發(fā)言人說,先前基于柵極密度的度量方法比現(xiàn)在基于單元高度要好得多。

她表示:“我不知道英特爾如何進行新的計算。它的Broadwell(第一代14nm CPU)每平方毫米有1840萬個晶體管,但在新的度量方法下,每平方毫米突然有了3750萬個晶體管。他們在玩文字游戲嗎?”

臺積電發(fā)言人還注意到,密度本身并不能直接轉(zhuǎn)化為芯片尺寸。她說,布局和其他設計規(guī)則都是影響芯片尺寸和競爭力的重要因素。

分析師Hutcheson表示:“看到英特爾10nm工藝中的數(shù)字,我震驚了。”

Linley集團的David Kanter同意這種觀點,他表示:“這是令人印象深刻的密度……但英特爾提出的觀點不到生產(chǎn)就無法證實。然而,英特爾的制造工藝會繼續(xù)領(lǐng)先,問題是轉(zhuǎn)化到產(chǎn)品中的是什么。”

Kanter 稱贊英特爾的COAG晶體管進步。然而,直到公司發(fā)布如何制造COAG器件,才能清楚能否將該設計作為一種優(yōu)化接觸電阻的新方法,進而區(qū)分其工藝。

對于新的22FFL,Hutcheson指出,Globalfoundries 和英特爾的代工團隊都面臨著來自競爭對手在IP(知識產(chǎn)權(quán))方面的挑戰(zhàn),例如臺積電在28nm的IP。

關(guān)于介紹Intel先進工藝細節(jié)的分析和發(fā)展

英特爾對于其10nm工藝透露了不同以往的大量細節(jié)。

FinFETs與 FD-SOI之爭

關(guān)于介紹Intel先進工藝細節(jié)的分析和發(fā)展

英特爾的22FFL相比于平面28nm具有成本和功耗優(yōu)勢

英特爾將在今年年底前啟動22FFL節(jié)點,明確針對來自Globalfoundries等公司利用FD-SOI技術(shù)制造的用于移動設備和物聯(lián)網(wǎng)的同類芯片。0.5 PDK已經(jīng)準備就緒,并將出現(xiàn)在6月份的1.0版本中。

相比于同行的28nm,它的工藝包括漏電流小100倍的高性能晶體管和低功耗晶體管。它的目的是通過簡化設計規(guī)則和用于14nm FinFET的內(nèi)部連接參與28nm的成本競爭。

Intel的首席財務官Smith最近表示:“我們認為這是業(yè)界最簡單易用的FinFET工藝,服務大眾的FinFET。”

具體而言,該22FFL工藝支持:

45nm 鰭片間距,

108nm 柵極間距

90nm 采用單一圖案成形技術(shù)的金屬間距

630nm邏輯單元高度

1880 萬晶體管/mm2

0.88mm2 SRAM位單元

英特爾的第一代FinFET 22nm節(jié)點的柵極間距和金屬間距明顯松散,分別為90nm和80nm。

Bohr展示了22FFL的漏電流數(shù)據(jù),他提出的包括亞閾值、柵氧化層和結(jié)漏電流。他表示:“所有三個問題都表明節(jié)點對于任何主流技術(shù)都擁有最小的漏電流。”

英特爾拒絕提供22FL和22nm FD-SOI之間的具體比較。然而,它的內(nèi)部產(chǎn)品有的已經(jīng)被設計為22FL,并希望吸引代工客戶。

英特爾客戶和物聯(lián)網(wǎng)業(yè)務和系統(tǒng)架構(gòu)集團總裁Murthy Renduchintala說:“我們今后的路線圖在物聯(lián)網(wǎng)和網(wǎng)絡等領(lǐng)域?qū)訌V闊,這使我們能夠獲得差異化的業(yè)績。”

Globalfoundries的產(chǎn)品管理高級副總裁Alain Mutricy回應了Intel的22FFL的消息。Mutricy說:“我們的生產(chǎn)過程完全符合生產(chǎn)要求,我們看到客戶需求旺盛,50多個客戶積極參與到諸如移動設備、物聯(lián)網(wǎng)和汽車等高增長領(lǐng)域。”

在一篇博客中,Mutricy指出,臺積電和英特爾已經(jīng)宣布了22nm工藝,這發(fā)生在Globalfoundries宣布其FD-SOI計劃的兩年后。他寫道:“這項工作展示了前所未有的創(chuàng)新,它發(fā)生在高級節(jié)點上,相比于最前沿技術(shù)又邁進了一到兩步。”

他補充說:“德國德累斯頓的Fab 1工廠完全符合Globalfoundries的22nm工藝生產(chǎn)要求。公司計劃到2020年將德累斯頓22nm晶圓廠的產(chǎn)能提高40%。”

此外,Globalfoundries于二月份宣布,將于2019年在中國開始合資制造22nm FD-SOI產(chǎn)品,并于去年在德累斯頓進行了后續(xù)的12nm FD-SOI工藝計劃。“我們期望其他公司追隨我們的12FDX領(lǐng)先技術(shù)。”他寫道。

臺積電發(fā)言人說:“臺積電的22ULP節(jié)點將推動更好的RF元件,它在低功耗物聯(lián)網(wǎng)市場非常具有競爭力。”

14nm的更多詳細信息,代工廠

最后,英特爾提供了關(guān)于其當前14nm工藝(即現(xiàn)在的第三個變種14++)的更多細節(jié)。英特爾已經(jīng)在14nm節(jié)點生產(chǎn)了三代x86處理器,以及Stratix 10 FPGA。 到今年年底,也將利用14nm節(jié)點生產(chǎn)LTE調(diào)制解調(diào)器。

具體而言,英特爾的14nm節(jié)點使用:

42nm 鰭片間距

52nm 內(nèi)部連接間距

70nm 柵極間距

399nm 單元高度

3750萬晶體管mm2

0.050mm2 SRAM單元

英特爾公司互聯(lián)技術(shù)和集成總監(jiān)Ruth Brain表示,英特爾采用自對準雙重圖案成形技術(shù),這可以使成本低于使用光刻蝕技術(shù)的其他芯片制造商。

英特爾并沒有公布任何新客戶的新生代工服務。不過,英特爾在代工廠主管領(lǐng)導的活動上,在IP和EDA專家小組中間獲得了好評。

Synopsys首席執(zhí)行官Aart De Geus表示,英特爾的定制代工廠擁有多個回頭客戶,如果你不能成功交付產(chǎn)品,就永遠不會得到它。

“代工廠現(xiàn)在準備好了迎接黃金時間”,ARM公司銷售和聯(lián)盟高級副總裁Will Abbey說,該公司與英特爾的代工廠合作了大約10個月。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 英特爾
    +關(guān)注

    關(guān)注

    61

    文章

    10173

    瀏覽量

    173986
  • 摩爾定律
    +關(guān)注

    關(guān)注

    4

    文章

    638

    瀏覽量

    79696
  • 晶體管
    +關(guān)注

    關(guān)注

    77

    文章

    9981

    瀏覽量

    140733
收藏 人收藏

    評論

    相關(guān)推薦
    熱點推薦

    概倫電子先進PDK驗證平臺PQLab介紹

    PQLab是一款技術(shù)先進的PDK(半導體工藝設計套件)驗證平臺。隨著半導體工藝快速發(fā)展,PDK的規(guī)模和復雜度也在極速加大,以至于PDK的驗證難度越來越高,耗時越來越長,為解決這一困境,
    的頭像 發(fā)表于 04-16 09:44 ?235次閱讀
    概倫電子<b class='flag-5'>先進</b>PDK驗證平臺PQLab<b class='flag-5'>介紹</b>

    概倫電子先進參數(shù)化單元庫開發(fā)平臺PCellLab介紹

    在模擬電路設計中,參數(shù)化單元庫(PCeIl)作為PDK(半導體工藝設計套件)的重要組件已成為整個設計流程中必不可少的一部分。隨著半導體工藝快速發(fā)展先進半導體器件結(jié)構(gòu)日益復雜使得PCe
    的頭像 發(fā)表于 04-16 09:40 ?298次閱讀
    概倫電子<b class='flag-5'>先進</b>參數(shù)化單元庫開發(fā)平臺PCellLab<b class='flag-5'>介紹</b>

    最全最詳盡的半導體制造技術(shù)資料,涵蓋晶圓工藝到后端封測

    資料介紹 此文檔是最詳盡最完整介紹半導體前端工藝和后端制程的書籍,作者是美國人Michael Quirk。看完相信你對整個芯片制造流程會非常清晰地了解。從硅片制造,到晶圓廠芯片工藝的四
    發(fā)表于 04-15 13:52

    先進封裝工藝面臨的挑戰(zhàn)

    先進制程遭遇微縮瓶頸的背景下,先進封裝朝著 3D 異質(zhì)整合方向發(fā)展,成為延續(xù)摩爾定律的關(guān)鍵路徑。3D 先進封裝技術(shù)作為未來的發(fā)展趨勢,使芯
    的頭像 發(fā)表于 04-09 15:29 ?350次閱讀

    柵極技術(shù)的工作原理和制造工藝

    本文介紹了集成電路制造工藝中的柵極的工作原理、材料、工藝,以及先進柵極工藝技術(shù)。
    的頭像 發(fā)表于 03-27 16:07 ?554次閱讀
    柵極技術(shù)的工作原理和制造<b class='flag-5'>工藝</b>

    TRCX應用:顯示面板工藝裕量分析

    制造顯示面板的主要挑戰(zhàn)之一是研究由工藝余量引起的主要因素,如CD余量,掩膜錯位和厚度變化。TRCX提供批量模擬和綜合結(jié)果,包括分布式計算環(huán)境中的寄生電容分析,以改善顯示器的電光特性并最大限度地減少缺陷。 (a)參照物 (b)膜層未對準
    發(fā)表于 03-06 08:53

    PID發(fā)展趨勢分析

    摘要:文檔中簡要回顧了 PID 控制器的發(fā)展歷程,綜述了 PID 控制的基礎(chǔ)理論。對 PID 控制今后的發(fā)展進行了展望。重點介紹了比例、積分、微分基本控制規(guī)律,及其優(yōu)、缺點。關(guān)鍵詞:PID 控制器 PID 控制 控制 回顧 展望
    發(fā)表于 02-26 15:27

    先進陶瓷產(chǎn)業(yè)發(fā)展現(xiàn)狀剖析與發(fā)展建議

    ? 先進陶瓷作為新材料產(chǎn)業(yè)的代表、也作為國家大力發(fā)展的重要分支,近年來發(fā)展比較迅速,結(jié)構(gòu)陶瓷、功能陶瓷、電子陶瓷、半導體陶瓷、稀土陶瓷等技術(shù)、市場都在快速和高質(zhì)量的發(fā)展。但是國內(nèi)
    的頭像 發(fā)表于 02-07 09:26 ?806次閱讀
    <b class='flag-5'>先進</b>陶瓷產(chǎn)業(yè)<b class='flag-5'>發(fā)展</b>現(xiàn)狀剖析與<b class='flag-5'>發(fā)展</b>建議

    先進封裝中RDL工藝介紹

    Hello,大家好,今天我們來聊聊,先進封裝中RDL工藝。 RDL:Re-Distribution Layer,稱之為重布線層。是先進封裝的關(guān)鍵互連工藝之一,目的是將多個芯片集成到單個
    的頭像 發(fā)表于 01-03 10:27 ?2300次閱讀
    <b class='flag-5'>先進</b>封裝中RDL<b class='flag-5'>工藝</b><b class='flag-5'>介紹</b>

    CoWoS先進封裝技術(shù)介紹

    隨著人工智能、高性能計算為代表的新需求的不斷發(fā)展先進封裝技術(shù)應運而生,與傳統(tǒng)的后道封裝測試工藝不同,先進封裝的關(guān)鍵工藝需要在前道平臺上完成
    的頭像 發(fā)表于 12-17 10:44 ?1765次閱讀
    CoWoS<b class='flag-5'>先進</b>封裝技術(shù)<b class='flag-5'>介紹</b>

    詳細的注塑成型工藝介紹

    詳細的注塑成型工藝介紹
    的頭像 發(fā)表于 11-27 09:58 ?508次閱讀
    詳細的注塑成型<b class='flag-5'>工藝</b><b class='flag-5'>介紹</b>

    先進封裝中互連工藝凸塊、RDL、TSV、混合鍵合的新進展

    談一談先進封裝中的互連工藝,包括凸塊、RDL、TSV、混合鍵合,有哪些新進展?可以說,互連工藝先進封裝的關(guān)鍵技術(shù)之一。在市場需求的推動下,傳統(tǒng)封裝不斷創(chuàng)新、演變,出現(xiàn)了各種新型的封裝
    的頭像 發(fā)表于 11-21 10:14 ?2896次閱讀
    <b class='flag-5'>先進</b>封裝中互連<b class='flag-5'>工藝</b>凸塊、RDL、TSV、混合鍵合的新進展

    如何使用Intel Processor Trace工具查看任意函數(shù)執(zhí)行時間

    在上一篇文章 PT_PERF: 基于 Intel PT 的時延性能分析工具 中,我們介紹Intel Processor Trace 時延分析
    的頭像 發(fā)表于 08-07 14:24 ?961次閱讀
    如何使用<b class='flag-5'>Intel</b> Processor Trace工具查看任意函數(shù)執(zhí)行時間

    英特爾3nm制程工藝Intel 3”投入大批量生產(chǎn)

    據(jù)外媒最新報道,全球知名的處理器大廠英特爾在周三宣布了一個重要的里程碑:其先進的3nm級制程工藝技術(shù)“Intel 3”已在兩個工廠正式投入大批量生產(chǎn)。這一技術(shù)的突破,無疑將為英特爾在超高性能計算領(lǐng)域帶來顯著優(yōu)勢。
    的頭像 發(fā)表于 06-21 09:31 ?934次閱讀

    Intel 3制造工藝:引領(lǐng)半導體行業(yè)進入全新時代

    隨著科技的不斷進步,半導體行業(yè)正迎來一場前所未有的技術(shù)革新。近日,全球知名的芯片制造商Intel宣布,其最新的Intel 3制造工藝已經(jīng)成功實現(xiàn)大規(guī)模量產(chǎn),并計劃在未來幾年內(nèi)不斷推出更加先進
    的頭像 發(fā)表于 06-14 14:18 ?966次閱讀