經(jīng)是這個(gè)趨勢(shì)，DSP變成ARM的一個(gè)協(xié)處理器。FPGA會(huì)擠壓掉DSP的一部分高速信號(hào)處理的市場(chǎng)。 網(wǎng)友二：在高端領(lǐng)域基本都用FPGA了。通訊、雷達(dá)、視覺(jué)、航空都是如此。DSP由于性能和靈活性比FPGA差太多，只能往低端領(lǐng)域滲透。說(shuō)個(gè)不中聽(tīng)的話DSP就是貴一點(diǎn)、快一點(diǎn)的 單片機(jī)
2022-11-29 10:25:02
4007 
1 引言在信息技術(shù)高速發(fā)展的今天,電子系統(tǒng)數(shù)字化已經(jīng)成為有目共睹的趨勢(shì),從傳統(tǒng)應(yīng)用中小規(guī)模芯片構(gòu)造電路系統(tǒng)到廣泛地應(yīng)用單片機(jī),到今天DSP及FPGA在系統(tǒng)設(shè)計(jì)中的應(yīng)用,電子設(shè)計(jì)技術(shù)已邁入了一個(gè)全新
2021-10-29 08:55:40
＝ 663552）個(gè)邏輯單元 ，大概相當(dāng)于2000萬(wàn)門(mén)，一個(gè)高性能 DSP 系統(tǒng)，一個(gè) 32 位處理器系統(tǒng)，還有各種接口和擴(kuò)展口，全板通過(guò)高速阻抗測(cè)試、熱應(yīng)力檢測(cè)及電性能測(cè)試，滿(mǎn)足各類(lèi)處理器模型及復(fù)雜通信
2010-12-25 15:47:19
的多通道流量，那么單純基于DSP的硬件系統(tǒng)就可能需要更大的面積，成本或功耗。一個(gè)FPGA僅在一個(gè)器件上就能高提供多達(dá)550個(gè)并行乘法和累加運(yùn)算，從而以較少的器件和較低的功耗提供同樣的性能。但對(duì)于定期系數(shù)更新，決策控制任務(wù)或者高速串行處理任務(wù)，FPGA的優(yōu)化程度遠(yuǎn)不如DSP。
2019-08-30 06:31:29
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛
2018-12-04 10:39:29
在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來(lái)越廣泛
2019-06-19 05:00:08
FPGA是一種可編程的硅芯片，DSP是數(shù)字信號(hào)處理，當(dāng)系統(tǒng)設(shè)計(jì)人員在項(xiàng)目的架構(gòu)設(shè)計(jì)階段就面臨到底采用FPGA還是DSP的重要問(wèn)題。本文將首先分別介紹FPGA和DSP的特點(diǎn)，然后再?gòu)膬?nèi)部資源、編程語(yǔ)言
2019-05-07 01:28:40
摘要：在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2019-06-21 05:00:04
流水方式對(duì)復(fù)數(shù)數(shù)據(jù)實(shí)現(xiàn)了加窗、FFT、求模平方三種運(yùn)算。整個(gè)設(shè)計(jì)采用流水與并行方式盡量避免瓶頸的出現(xiàn),提高系統(tǒng)時(shí)鐘頻率,達(dá)到高速處理。實(shí)驗(yàn)表明此處理器既有專(zhuān)用ASIC電路的快速性,又有DSP器件的靈活性的特點(diǎn),適合用于高速數(shù)字信號(hào)處理。
2012-08-12 11:49:01
隨著光纖傳感技術(shù)的發(fā)展，光纖傳感器已成功應(yīng)用于周界入侵探測(cè)等安全防范領(lǐng)域。目前，已經(jīng)應(yīng)用于光纖微擾動(dòng)傳感器或相似系統(tǒng)的數(shù)據(jù)處理方案比較多，有DSP、FPGA、FPGA+DSP、labview等多種
2020-09-04 09:56:23
隨著光纖傳感技術(shù)的發(fā)展，光纖傳感器已成功應(yīng)用于周界入侵探測(cè)等安全防范領(lǐng)域。目前，已經(jīng)應(yīng)用于光纖微擾動(dòng)傳感器或相似系統(tǒng)的數(shù)據(jù)處理方案比較多，有DSP、FPGA、FPGA+DSP、labview等多種
2020-08-31 18:54:17
)、行同步(HS)、奇偶場(chǎng)(OE)、復(fù)合消隱信號(hào)(BLANK)。數(shù)字信號(hào)處理器DSP是本處理器的核心部分，其功能是完成整個(gè)系統(tǒng)的圖像預(yù)處理以及數(shù)據(jù)流存儲(chǔ)時(shí)序控制等功能。經(jīng)過(guò)DSP處理后輸出
2015-09-10 11:18:56
DSP的高速信號(hào)處理能力，FPGA豐富的接口和強(qiáng)大的控制功能，使用液晶顯示器顯示。系統(tǒng)結(jié)構(gòu)靈活，采用模塊化設(shè)計(jì)，易于維護(hù)和擴(kuò)展，液晶顯示為用戶(hù)提供了友好的界面。本文首先介紹了高速數(shù)據(jù)采集系統(tǒng)、時(shí)基電路和峰值檢測(cè)電路的設(shè)計(jì)，利用FPGA構(gòu)造FIFO和觸發(fā)電路的方法，DSP與LC
2015-09-10 11:15:17
申請(qǐng)理由：借助此平臺(tái)完成數(shù)據(jù)的處理項(xiàng)目描述：高速ADC+高密度FPGA+高性能DSP，其中FPGA主要負(fù)責(zé)高速數(shù)據(jù)緩存，并對(duì)整個(gè)高速數(shù)據(jù)采集系統(tǒng)進(jìn)行控制；DSP器件擁有很強(qiáng)的數(shù)字信號(hào)處理能力和良好
2015-11-06 10:01:48
對(duì)數(shù)據(jù)采集與處理系統(tǒng)提出了新的更高的要求，即高速度、高精度和高實(shí)時(shí)性。對(duì)數(shù)據(jù)采集與處理系統(tǒng)的設(shè)計(jì)，有以下3種方案可供選擇：(1)A／D+DSP方案在傳統(tǒng)的高速信號(hào)處理中，大多采用這種方案。將A／D、D
2019-07-05 06:41:27
`FPGA是一種可編程的硅芯片，DSP是數(shù)字信號(hào)處理，當(dāng)系統(tǒng)設(shè)計(jì)人員在項(xiàng)目的架構(gòu)設(shè)計(jì)階段就面臨到底采用FPGA還是DSP的重要問(wèn)題。本文將首先分別介紹FPGA和DSP的特點(diǎn)，然后再?gòu)膬?nèi)部資源、編程
2016-12-23 16:56:04
。FPGA采用Altera 公司的40nm Stratix IV 系列FPGA。通過(guò)SRIO協(xié)議，DSP可與FPGA的進(jìn)行高速通信。由于集成了DSP和FPGA各自?xún)?yōu)點(diǎn)，HPS6678可在高速無(wú)線通信、多媒體系統(tǒng)、雷達(dá)及衛(wèi)星系統(tǒng)、醫(yī)療系統(tǒng)、高清圖像處理等多個(gè)領(lǐng)域中發(fā)揮重要的作用。
2019-09-24 08:29:12
dB時(shí)能測(cè)到雷達(dá)
信號(hào)，使雷達(dá)的有效作用距離提高。本文主要介紹基于
DSP和
FPGA技術(shù)的低信噪比情況下雷達(dá)
信號(hào)的
檢測(cè)?！?/div>
2019-07-04 06:55:39
會(huì)受一定的影響。?本文所提出的基于DSP+FPGA的控制系統(tǒng)方案，利用FPGA的容量大、可編程實(shí)現(xiàn)很多功能，結(jié)合DSP具有高速的信息處理能力的特點(diǎn),使得本控制系統(tǒng)非常簡(jiǎn)潔，結(jié)構(gòu)靈活，通用性強(qiáng),系統(tǒng)也易于維護(hù)和擴(kuò)展。該方案基于軟件無(wú)線電的思想，是采用通用平臺(tái)的設(shè)計(jì)。?
2019-07-29 06:08:47
FPGA一般用來(lái)控制整個(gè)系統(tǒng)的時(shí)序，本設(shè)計(jì)采用集成微處理器的FPGA，同時(shí)完成信號(hào)模擬和時(shí)序控制的功能，改變了以往信號(hào)處理DSP+FPGA中FPGA作為協(xié)處理器的模式[1-3]。整個(gè)設(shè)計(jì)僅需要具有嵌入
2019-07-15 06:48:33
dB時(shí)能測(cè)到雷達(dá)信號(hào)，使雷達(dá)的有效作用間隔進(jìn)步。本文主要先容基于DSP和FPGA技術(shù)的低信噪比情況下雷達(dá)信號(hào)的檢測(cè)。1 設(shè)計(jì)思想 本技術(shù)的設(shè)計(jì)思想主要是通過(guò)對(duì)接收到的雷達(dá)信號(hào)進(jìn)行高速A／D采樣，然后
2018-08-15 09:43:14
基于DSP和FPGA的高速串行通信系統(tǒng)設(shè)計(jì)
2015-03-16 15:47:04
為了實(shí)現(xiàn)—是彈武器瞄準(zhǔn)自動(dòng)化，本文設(shè)計(jì)了基于DSP和FPGA的高速高精確度雙通道CCD圖像采集系統(tǒng)，采用QUartuBn在AJtera的FPGA器件CYCLONEII上設(shè)計(jì)了CCD驅(qū)動(dòng)時(shí)序電路，采用
2014-11-07 14:54:07
探測(cè)系統(tǒng)對(duì)輸入的空間瞬態(tài)光輻射信號(hào)進(jìn)行實(shí)時(shí)識(shí)別處理，反演估算出空間瞬態(tài)信號(hào)能量大小并報(bào)告發(fā)生時(shí)刻。采用DSP+CPLD的數(shù)字處理方案，利用 dsp的高速數(shù)字信號(hào)處理特性及cold的復(fù)雜邏輯可編程特性
2019-06-25 06:26:46
基于DSP的圖像處理系統(tǒng)的應(yīng)用研究摘要 本文介紹了一種基于FPGA+DSP結(jié)構(gòu)的具有通用性、可擴(kuò)充性的高速數(shù)字圖像處理系統(tǒng)硬件平臺(tái)。重點(diǎn)介紹了以高速數(shù)字信號(hào)處理器TMS320DM642
2012-12-19 11:05:08
基于FPGA+DSP的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)
2012-06-27 17:23:53
?！ ≌麄€(gè)系統(tǒng)以FPGA作為核心控制單元并完成視頻信號(hào)的中值濾波工作;以DSP作為整個(gè)系統(tǒng)的核心處理單元對(duì)采集的視頻圖像信息進(jìn)行JPEG壓縮;在視頻傳輸單元設(shè)計(jì)了以PDIUSBD12芯片為基礎(chǔ)的USB總線，負(fù)責(zé)視頻信號(hào)的傳輸。
2019-06-19 06:12:05
。為了解決這一問(wèn)題，往往先設(shè)計(jì)一個(gè)模目信號(hào)，把信號(hào)處理分系統(tǒng)調(diào)試好，待其他分系統(tǒng)也調(diào)試好后，再切換為正常接收模式，進(jìn)行系統(tǒng)聯(lián)試?！ ”疚慕榻B了一種模目信號(hào)設(shè)計(jì)方法，利用FPGA產(chǎn)生時(shí)序及控制，DSP
2011-07-13 09:09:26
FPGA+DSP構(gòu)成的光纖傳感信號(hào)實(shí)時(shí)處理系統(tǒng)的硬件及軟件設(shè)計(jì)．并針對(duì)載波相位延遲造成的解調(diào)信號(hào)幅度衰減提出了解決方法。本系統(tǒng)具有高速實(shí)時(shí)數(shù)據(jù)運(yùn)算能力?？蓮V泛應(yīng)用于多路數(shù)據(jù)采集處理等領(lǐng)域，可升級(jí)能力強(qiáng)，應(yīng)用前景
2021-07-05 11:23:33
使得高速模擬信號(hào)的數(shù)字處理得以可能。（個(gè)人理解OS:相對(duì)與DSP而言，FPGA在高速計(jì)算和可擴(kuò)展性方面具有更好的彈性）FPGA的彈性設(shè)計(jì)表現(xiàn)在使得每一個(gè)數(shù)字系統(tǒng)設(shè)計(jì)擁有最為高效的資源匹配。對(duì)一個(gè)有經(jīng)驗(yàn)的...
2021-07-23 08:06:59
設(shè)計(jì)根據(jù)系統(tǒng)功能要求，FPGA的任務(wù)主要分為4大部分。(1)控制數(shù)據(jù)在系統(tǒng)中的傳輸邏輯在設(shè)計(jì)時(shí)，將圖2控制總線中的所有信號(hào)都連接到FPGA中，由FPGA來(lái)統(tǒng)一調(diào)度數(shù)據(jù)在DSP之間以及DSP與外部存儲(chǔ)器之間
2019-05-21 05:00:19
高速傳輸，但DSP價(jià)格過(guò)于昂貴。而利用FPGA和USB接口芯片結(jié)合的方案，具有功耗低、時(shí)鐘頻率高、速度快、效率高、組合形式靈活等特點(diǎn)，是單片機(jī)和DSP所無(wú)法比擬的。
2019-09-05 07:22:57
基于FPGA的超高速FFT硬件實(shí)現(xiàn)介紹了頻域抽取基二快速傅里葉運(yùn)算的基本原理；討論了基于FPGA達(dá)4 096點(diǎn)的大點(diǎn)數(shù)超高速FFT硬件系統(tǒng)設(shè)計(jì)與實(shí)現(xiàn)方法，當(dāng)多組大點(diǎn)數(shù)進(jìn)行FFT運(yùn)算時(shí)，利用FPGA
2009-06-14 00:19:55
dB時(shí)能測(cè)到雷達(dá)信號(hào)，使雷達(dá)的有效作用距離提高。有哪些方法能檢測(cè)低信噪比雷達(dá)信號(hào) ？ 可以利用DSP和FPGA技術(shù)嗎？
2019-08-05 07:30:20
。現(xiàn)在基本已經(jīng)是這個(gè)趨勢(shì)，DSP變成ARM的一個(gè)協(xié)處理器。FPGA會(huì)擠壓掉DSP的一部分高速信號(hào)處理的市...
2021-07-16 08:12:03
Broadkey 6416板是一款高端的PCI總線數(shù)據(jù)采集卡，該卡可作軟件無(wú)線電數(shù)字中頻接收、數(shù)據(jù)采集、數(shù)據(jù)分析和信號(hào)處理等使用。該卡采用ADC＋FPGA＋DSP 的通用架構(gòu)，都采用高速、高性能
2010-02-05 15:04:28
Array，FPGA)高速靈活的數(shù)字邏輯電路實(shí)現(xiàn)能力，提出一種基于DSP+FPC認(rèn)結(jié)構(gòu)的31路微電流信號(hào)的采集與實(shí)時(shí)處理系統(tǒng)來(lái)對(duì)噴霧粒度進(jìn)行精確測(cè)試。
2019-09-27 07:33:54
高速DSP系統(tǒng)PCB板的特點(diǎn)有哪些？設(shè)計(jì)高速DSP系統(tǒng)中的PCB板應(yīng)注意哪些問(wèn)題？
2021-04-21 07:21:09
我做的一個(gè)基于DSP的系統(tǒng)中，DSP做主處理器，控制著整個(gè)系統(tǒng)，包括信號(hào)處理，整體調(diào)度等；選擇了一塊Xilinx的FPGA做FIFO UART和系統(tǒng)的邏輯控制和譯碼。DSP的時(shí)鐘輸入為15MHz
2023-06-19 06:43:17
功能轉(zhuǎn)為多個(gè)處理器與內(nèi)核之間的任務(wù)調(diào)度。這樣會(huì)產(chǎn)生大量額外的代碼，而且這些代碼會(huì)成為系統(tǒng)開(kāi)銷(xiāo)，而非用于解決眼前的數(shù)字信號(hào)處理問(wèn)題。FPGA 技術(shù)的引入是解決 DSP 實(shí)現(xiàn)方案日益增長(zhǎng)的復(fù)雜性的福音
2018-08-15 09:46:21
介紹了以高速數(shù)字信號(hào)處理器(DSP) TMS320C62XX為核心器件構(gòu)成的假目標(biāo)紅外輻射特性檢測(cè)系統(tǒng)的主要功能及其設(shè)計(jì)流程，該系統(tǒng)包含硬件和軟件兩部分。
2009-05-09 14:51:19
15 針對(duì)數(shù)字信號(hào)處理器(DSP)系統(tǒng)集成度高、速度快、功耗低、適合大量數(shù)據(jù)實(shí)時(shí)處理的特點(diǎn)，從應(yīng)用的角度研究基于混沌理論的微弱信號(hào)檢測(cè)原理； 深入討論其應(yīng)用于DSP 的實(shí)用化，構(gòu)
2009-05-16 13:53:1318 設(shè)計(jì)了一種基于FPGA 和DSP 的光纖信號(hào)實(shí)時(shí)處理系統(tǒng),介紹了系統(tǒng)的硬件組成和工作原理。該系統(tǒng)采用FPGA 實(shí)現(xiàn)數(shù)據(jù)的高速采集和邏輯控制，用DSP 實(shí)現(xiàn)傳感信號(hào)的全數(shù)字解調(diào)，分析了載
2009-06-19 11:17:4324 為滿(mǎn)足瞬態(tài)沖擊信號(hào)快速測(cè)量，介紹了一種基于DSP的瞬態(tài)沖擊信號(hào)采集方法。采用器件內(nèi)的ADC和控制模塊，設(shè)計(jì)了包括衰減提升，LCD接口電路、存儲(chǔ)器接口電路等數(shù)字化信號(hào)采集
2009-07-07 17:19:5214 設(shè)計(jì)了一種基于DSP 和FPGA 的雷達(dá)信號(hào)分選電路，對(duì)密集的雷達(dá)信號(hào)進(jìn)行分選識(shí)別。系統(tǒng)利用FPGA 采集信號(hào)的特征參數(shù)以及對(duì)參數(shù)進(jìn)行預(yù)處理；采用了累積差值直方圖算法，根據(jù)信號(hào)脈
2009-07-16 10:52:2526 介紹以TMS320C542 為核心處理器的數(shù)據(jù)采集系統(tǒng)實(shí)現(xiàn)微弱信號(hào)檢測(cè)。該系統(tǒng)優(yōu)化硬件調(diào)理電路設(shè)計(jì)，保證采集數(shù)據(jù)的精度要求。利用DSP 實(shí)現(xiàn)時(shí)域信號(hào)的取樣積累平均算法，改善信噪
2009-08-07 09:27:1120 簡(jiǎn)要分析了DSP＋FPGA系統(tǒng)的特點(diǎn)和優(yōu)越性，并且結(jié)合一個(gè)實(shí)時(shí)信號(hào)處理板的開(kāi)發(fā)，提出在此類(lèi)系統(tǒng)中，FPGA設(shè)計(jì)的幾個(gè)關(guān)鍵問(wèn)題，并且給出了詳實(shí)的分析和解決方案。
2009-09-02 17:44:4424 本文介紹了一個(gè)基于高速定點(diǎn)DSP的雷達(dá)信號(hào)處理實(shí)驗(yàn)系統(tǒng)的設(shè)計(jì)和研制，其中包括雷達(dá)中頻信號(hào)采集，多種雷達(dá)信號(hào)的設(shè)計(jì)和產(chǎn)生，雷達(dá)回波的
2009-09-04 08:37:0715 本文系統(tǒng)介紹了鐵路發(fā)碼設(shè)備產(chǎn)生的移頻信號(hào)及其特點(diǎn)，并對(duì)其進(jìn)行了頻譜分析，針對(duì)其頻譜特征提出了一種利用DSP 技術(shù)和器件對(duì)軌道移頻信號(hào)進(jìn)行檢測(cè)的方法，并給出了系統(tǒng)的
2009-09-16 11:26:1012 隨著ADC 器件速率的提高以及FPGA、DSP 器件運(yùn)算速度的提升，高速AD 和信號(hào)處理系統(tǒng)之間需要進(jìn)行高速、穩(wěn)定的數(shù)據(jù)傳輸，原來(lái)廣泛應(yīng)用CPCI 以及FDPD 高速總線的帶寬已經(jīng)無(wú)法滿(mǎn)足寬
2009-11-30 14:13:1441 FPGA實(shí)現(xiàn)DSP應(yīng)用
摘要:具有系統(tǒng)級(jí)性能的FPGA在半導(dǎo)體工藝的線寬達(dá)到深亞微米后更進(jìn)一步按信號(hào)處理的要求改進(jìn)器件結(jié)構(gòu)和性能，不僅可實(shí)現(xiàn)VLSI DSP，且具有系統(tǒng)
2010-04-01 15:39:5414 介紹了一個(gè)基于AD和DSP的生物醫(yī)學(xué)信號(hào)檢測(cè)系統(tǒng)，闡述了該系統(tǒng)的軟硬件設(shè)計(jì)和預(yù)處理電路，詳細(xì)論述了TL320AD50C的工作方式以及AD與DSP的接口電路和軟件實(shí)現(xiàn),最后通過(guò)實(shí)驗(yàn)證明該系
2010-07-27 17:44:4044 基于DSP和FPGA技術(shù)的低信噪比雷達(dá)信號(hào)檢測(cè)
我國(guó)目前的海事雷達(dá)大多為進(jìn)口雷達(dá)，有效探測(cè)距離小，在信噪比降為3 dB時(shí)已經(jīng)無(wú)法識(shí)別信號(hào)。隨著微電子技術(shù)的迅猛發(fā)展，高速
2009-11-05 10:33:24496 
基于DSP和FPGA的調(diào)幅廣播信號(hào)監(jiān)測(cè)系統(tǒng)
引言
隨著通信與廣播電視業(yè)務(wù)的發(fā)展，無(wú)線電頻譜迅速、大量的被占用，頻道擁擠和相互間干擾日趨嚴(yán)重，為了能有
2009-11-21 09:27:35494 
FPGA芯片在高速數(shù)據(jù)采集緩存系統(tǒng)中的應(yīng)用
概 述在高速數(shù)據(jù)采集方面，FPGA有單片機(jī)和DSP無(wú)法比擬的優(yōu)勢(shì)。FPGA的時(shí)鐘頻率高，內(nèi)部時(shí)延小，全部控制邏輯都可由硬
2010-03-30 10:51:15881 
摘要:針對(duì)激光回波脈沖窄、弱等缺點(diǎn)，提出數(shù)字信號(hào)處理技術(shù)檢測(cè)目標(biāo)的方法;該方法首先采用小波闡值去噪方法對(duì)激光回波弱信號(hào)進(jìn)行濾波，然后利用激光回波信號(hào)之間的相關(guān)性，對(duì)濾波后的潛在目標(biāo)進(jìn)行目標(biāo)匹配，檢測(cè)出目標(biāo)，整個(gè)系統(tǒng)采用高速數(shù)字信號(hào)處理器(DSP)
2011-02-25 12:30:1268 摘要: 在高速并行流水信號(hào)處理中,ASIC(FPGA)+DSP+RAM是目前國(guó)際流行的一種方式,尤其是FPGA+DSP+RAM更適合中國(guó)的國(guó)情.本文利用FPGA的算術(shù)邏輯單元與外部存儲(chǔ)器相結(jié)合,解決了線路板面積有限與雷達(dá)數(shù)據(jù)處理需要大量存儲(chǔ)空間的矛盾;利用FPGA的并行流水特點(diǎn)解決了
2011-02-27 16:00:2683 本文介紹了一種模目信號(hào)設(shè)計(jì)方法，利用FPGA產(chǎn)生時(shí)序及控制，DSP實(shí)時(shí)計(jì)算所需要的回波，從而實(shí)現(xiàn)對(duì)雷達(dá)目標(biāo)回波的模擬，這樣可以在沒(méi)有陣面數(shù)據(jù)的情況下，使信號(hào)處理分系統(tǒng)調(diào)試能
2011-07-05 09:46:271109 
為滿(mǎn)足導(dǎo)航系統(tǒng)設(shè)計(jì)的小型化、實(shí)時(shí)性要求,本文提出了一種基于FPGA + DSP 的實(shí)現(xiàn)方案。該方案的設(shè)計(jì)思路是:將FPGA 映射到DSP EMIF 的一段地址空間,并用FPGA 來(lái)完成多通道信號(hào)的采集; DSP 根
2011-09-13 14:32:0877 在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)
2012-07-05 15:01:407272 
為了實(shí)現(xiàn)電控噴油霧化檢測(cè)快速測(cè)量和處理大量的數(shù)據(jù)的要求，設(shè)計(jì)一種基于DSP和FPGA信號(hào)控制與實(shí)時(shí)數(shù)據(jù)處理系統(tǒng)的通信模塊。該通信模塊硬件部分主要用來(lái)實(shí)現(xiàn)開(kāi)發(fā)板GN0204中DSP與FP
2013-08-07 19:26:4935 基于雙DSP和雙FPGA的高速圖像處理系統(tǒng)設(shè)計(jì)_吳雷
2017-03-16 09:28:512 基于DSP_FPGA的LFMCW雷達(dá)測(cè)距信號(hào)處理系統(tǒng)設(shè)計(jì)_陳林軍
2017-03-19 19:07:174 基于SoCFPGA的心電信號(hào)檢測(cè)系統(tǒng)設(shè)計(jì)_江培海
2017-03-19 19:12:421 基于FPGA和DSP的高速圖像處理系統(tǒng)
2017-10-19 13:43:3119 基于FPGA的高速DSP與液晶模塊接口的實(shí)現(xiàn)
2017-10-19 13:46:233 探測(cè)系統(tǒng)對(duì)輸入的空間瞬態(tài)光輻射信號(hào)進(jìn)行實(shí)時(shí)識(shí)別處理，反演估算出空間瞬態(tài)信號(hào)能量大小并報(bào)告發(fā)生時(shí)刻。采用DSP+CPLD的數(shù)字處理方案，利用dsp的高速數(shù)字信號(hào)處理特性及cold的復(fù)雜邏輯可編程特性
2017-10-26 11:42:501 隨著微電子技術(shù)的高速發(fā)展，新器件的應(yīng)用導(dǎo)致現(xiàn)代 EDA 設(shè)計(jì)的電路布局密度大，而且信號(hào)的頻率也很高，隨著高速器件的使用，高速 DSP（數(shù)字信號(hào)處理）系統(tǒng)設(shè)計(jì)會(huì)越來(lái)越多，處理高速 DSP 應(yīng)用系統(tǒng)
2017-11-07 11:00:430 隨著高性能信號(hào)處理系統(tǒng)對(duì)運(yùn)算速度、通信速率等要求的不斷提高，單獨(dú)的處理器(如FPGA或DSP)無(wú)法滿(mǎn)足高速實(shí)時(shí)信號(hào)處理的需求。TI公司的多核DSP處理性能強(qiáng)大，但是并行性不強(qiáng)，難以適應(yīng)計(jì)算異常密集
2017-11-17 03:11:0128796 
針對(duì)信號(hào)處理數(shù)據(jù)量大、實(shí)時(shí)性要求高的特點(diǎn)，從實(shí)際應(yīng)用出發(fā)，設(shè)計(jì)了以雙DSP+FPGA為核心的并行信號(hào)處理模塊。為了滿(mǎn)足不同的信號(hào)處理任務(wù)需求，FPGA可以靈活地選擇與不同的DSP組成不同的信號(hào)處理
2017-11-17 06:11:402373 
為解決高速數(shù)字圖像處理系統(tǒng)和實(shí)時(shí)性相沖突的要求，設(shè)計(jì)了以多DSP（數(shù)字信號(hào)處理器TMS320C6416）和現(xiàn)場(chǎng)可編程門(mén)陣列（FPGA）相結(jié)合的實(shí)時(shí)圖像處理系統(tǒng)。重點(diǎn)介紹了該系統(tǒng)的硬件資源選擇、基本組
2017-11-18 12:34:024034 
利用FPGA的高度并行性和對(duì)時(shí)延的準(zhǔn)確控制，設(shè)計(jì)對(duì)激光陀螺信號(hào)的高速、精確解調(diào)系統(tǒng)。該系統(tǒng)以XILINX FPGA為硬件核心，通過(guò)巧妙的時(shí)鐘設(shè)計(jì)和高速高階濾波設(shè)計(jì)，很好地實(shí)現(xiàn)了對(duì)陀螺信號(hào)精確
2018-07-17 08:55:001958 
基于DSP與FPGA的藍(lán)牙數(shù)據(jù)采集系統(tǒng)設(shè)計(jì),數(shù)據(jù)采集系統(tǒng)廣泛地應(yīng)用于工業(yè)、國(guó)防、圖像處理、信號(hào)檢測(cè)等領(lǐng)域。DSP處理器是一種高速的數(shù)字信號(hào)處理器 數(shù)據(jù)采集系統(tǒng)廣泛地應(yīng)用于工業(yè)、國(guó)防、圖像處理、信號(hào)
2017-11-24 20:22:011640 
數(shù)據(jù)采集系統(tǒng)廣泛地應(yīng)用于工業(yè)、國(guó)防、圖像處理、信號(hào)檢測(cè)等領(lǐng)域。DSP處理器是一種高速的數(shù)字信號(hào)處理器，藍(lán)牙技術(shù)作為一種低成本、低功耗、近距離的無(wú)線通信技術(shù)，已廣泛應(yīng)用于許多行業(yè)和領(lǐng)域
2017-12-02 17:45:54353 針對(duì)噴油器霧化粒徑測(cè)量系統(tǒng)實(shí)時(shí)數(shù)據(jù)處理的特點(diǎn)，將FPGA技術(shù)與DSP技術(shù)相結(jié)合，研究一種基于FPGA和DSP的電控噴油器粒徑檢測(cè)系統(tǒng);為滿(mǎn)足動(dòng)態(tài)測(cè)量的要求，設(shè)計(jì)了應(yīng)用高性能的多路開(kāi)關(guān)和超低輸入偏置電流運(yùn)放的多通道微電流高速采集板;詳細(xì)介紹了檢測(cè)系統(tǒng)中基于FPGA和DSP的軟硬件設(shè)計(jì)和工作原理。
2017-12-06 17:03:041728 
本文主要介紹了一種基于DSP＋FPGA的實(shí)時(shí)圖像去霧增強(qiáng)系統(tǒng)設(shè)計(jì)，FPGA通常作為一種調(diào)度使用，圖像處理算法實(shí)現(xiàn)主要靠高速處理信號(hào)處理芯片DSP完成，在跟蹤等領(lǐng)域圖像數(shù)據(jù)只需單向進(jìn)入DSP，處理后輸出相應(yīng)參數(shù)即可，在實(shí)時(shí)視頻圖像處理中大量圖像數(shù)據(jù)只需通過(guò)EMIF輸入，且輸出數(shù)據(jù)量較小可以實(shí)時(shí)完成。
2017-12-25 10:24:213380 
FPGA+DSP的數(shù)字硬件系統(tǒng)正好結(jié)合了兩者的優(yōu)點(diǎn)，兼顧了速度和靈活性。本文以導(dǎo)引頭信號(hào)處理系統(tǒng)為例說(shuō)明FPGA+DSP系統(tǒng)中FPGA的關(guān)鍵技術(shù)。
2019-01-08 08:36:002448 
整個(gè)系統(tǒng)的組成如圖1所示。當(dāng)啟爆電路在DSP和FPGA的控制下啟爆時(shí)，感應(yīng)線圈取出啟爆電流，首先是高速數(shù)據(jù)采集與存儲(chǔ)電路，以FPGA為核心，對(duì)數(shù)據(jù)進(jìn)行高速采集與存儲(chǔ)。數(shù)據(jù)存儲(chǔ)完畢，FPGA發(fā)信號(hào)告知DSP采集完畢，開(kāi)始對(duì)采集的數(shù)據(jù)進(jìn)行相關(guān)的處理。
2018-10-07 12:03:032980 
高速中頻采樣信號(hào)處理平臺(tái)在實(shí)際應(yīng)用中有很大的前景，提出采用FPGA+DSP的處理結(jié)構(gòu)，結(jié)合高性能A／D和D／A處理芯片，設(shè)計(jì)了一個(gè)通用處理平臺(tái)，并對(duì)其主要性能進(jìn)行了測(cè)試。
2018-10-18 16:36:484637 
本文提出了一種實(shí)現(xiàn)信號(hào)采集方案，介紹了由ARM 處理器S3C2410 和EP2C8 FPGA 組成的高速信號(hào)采集系統(tǒng)的系統(tǒng)設(shè)計(jì)，并著重介紹前端硬件的設(shè)計(jì)，并就ARM 處理器和FPGA 的互聯(lián)設(shè)計(jì)進(jìn)行探討。利用FPGA 硬件控制A/D 轉(zhuǎn)換，達(dá)到了較好的效果，實(shí)現(xiàn)了信號(hào)的采集與存儲(chǔ)。
2018-11-02 15:46:0110 介紹了1種基于FPGA和DSP的高速數(shù)據(jù)采集系統(tǒng)的設(shè)計(jì)和實(shí)現(xiàn)，其FPGA采用Altera公司ACEX 1K系列的EPIK50Tcl443器件，DSP芯片采用TI公司TMs320系列
2018-11-07 17:18:2418 與Avnet Electronics Marketing共同開(kāi)發(fā)的帶有高速模擬的Kintex-7 FPGA DSP套件是用于開(kāi)發(fā)高性能信號(hào)處理應(yīng)用的DSP域目標(biāo)平臺(tái)。
2018-11-22 06:29:093613 設(shè)計(jì)了一套高速線陣CCD信號(hào)采集系統(tǒng)，采用FPGA+DSP的數(shù)字處理方案，能滿(mǎn)足光信號(hào)的實(shí)時(shí)識(shí)別和處理，可用于研究靜態(tài)和動(dòng)態(tài)小粒子的光散射彩虹特性。
2019-11-21 17:32:3924 高速DSP系統(tǒng)PCB板設(shè)計(jì)首先需要考慮的是電源設(shè)計(jì)問(wèn)題。在電源設(shè)計(jì)中，通常采用以下方法來(lái)解決信號(hào)完整性問(wèn)題。
2020-01-03 15:13:351344 隨著集成電路技術(shù)的發(fā)展，FPGA和DSP以及ARM以其體積小、速度快、功耗低、設(shè)計(jì)靈活、利于系統(tǒng)集成、擴(kuò)展升級(jí)等優(yōu)點(diǎn)，被廣泛地應(yīng)用于高速數(shù)字信號(hào)傳輸及數(shù)據(jù)處理，以DSP+FPGA+ARM的架構(gòu)組成滿(mǎn)足實(shí)時(shí)性要求的高速數(shù)字處理系統(tǒng)已成為一種趨勢(shì)，本文主要研究FPGA在高速多路數(shù)據(jù)傳輸中的應(yīng)用。
2021-04-24 09:04:494552 
基于FPGA+DSP彈載SAR信號(hào)處理系統(tǒng)設(shè)計(jì)
2021-12-27 18:58:5121 隨著高性能信號(hào)處理系統(tǒng)對(duì)運(yùn)算速度、通信速率等要求的不斷提高，單獨(dú)的處理器(如FPGA或DSP)無(wú)法滿(mǎn)足高速實(shí)時(shí)信號(hào)處理的需求。
2023-02-27 16:27:554762 
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論