門電路構(gòu)成的晶體并聯(lián)諧振振蕩器

    石英晶體在外加電壓的作用下，它會產(chǎn)生一個壓電效應(yīng)，石英晶體產(chǎn)生機械振動，當外加電壓的頻率與晶體固有振蕩頻率相同時，晶體的機械振幅最大，產(chǎn)生的交變電場也就最大，形成壓電諧振。
    從石英晶體的電抗頻率特性可知，它有兩個相當接近的諧振額率，一個串聯(lián)諧振頻率，一個并聯(lián)諧振頻率，當石英晶體處于串聯(lián)諧振時電抗最小，當處于并聯(lián)諧振時電抗最大，當處于這兩個頻率范圍之間時，石英晶體呈電感性，當游離這兩個頻率之外時，石英晶體呈容性。

    圖A是工作于串聯(lián)諧振狀態(tài)的TTL門電路振蕩器（摘Protel99SE附帶例），當電路頻率為串聯(lián)諧振頻率時，晶體的等效電抗接近零（發(fā)生串聯(lián)諧振），串聯(lián)諧振頻率信號最容易通過N1、N2閉環(huán)回路，這個頻率信號通過兩級反相后形成反饋振蕩，晶體同時也擔任著選頻作用。也就是說在工作于串聯(lián)諧振狀態(tài)的振蕩電路，它的頻率取決于晶體本身具有的頻率參數(shù)。

    圖B是工作于并聯(lián)諧振狀態(tài)的CMOS門電路振蕩器，晶體等效一個電感（晶體工作于串聯(lián)諧振頻率與并聯(lián)諧振頻率之間時，晶體呈電感性）與外接的電容構(gòu)成三點式LC振蕩器，通過外接的電容可對頻率進行微調(diào)。
    電阻R接在反相器N3的輸入與輸出端，其目的是將N3偏置在線性放大區(qū)，構(gòu)成放大器。
    從晶體X的兩端看C1、C2（圖B），它們是通過GND串聯(lián)成一個電容（這個串聯(lián)電容（Cx）可以由公式《Cx＝C1C2/C1+C2》求出），X與串聯(lián)電容構(gòu)成一個并聯(lián)共振電路（為了方便，我這里只簡單的將晶體等效為電感性），從電容一分為二的電路形態(tài)上看，晶體和電容C1、C2也是構(gòu)成一個π型選頻網(wǎng)絡(luò)反饋通道（也稱π型諧振電路，見圖B2、3）。
    N3放大器的輸出端信號通過X、C1、C2構(gòu)成的π型諧振電路返回N3放大器的輸入端，形成反饋振蕩，由此可見它的振蕩頻率是由π型諧振電路所決定的（當然，主要還是晶體所決定）。
    也是由于N3的輸出端連接著X、C1、C2π型諧振電路，而且輸出信號近似于正弦波，為防止負載電路對振蕩電路的干擾和提高帶載能力，N3輸出信號需再通過N4的緩沖、放大整形接到負載。
    在晶體X與串聯(lián)電容Cx構(gòu)成的并聯(lián)共振電路里，Cx的損耗電阻大時，電路的Q值必然下降，同時會使晶體的特性惡化，引起Cx這個損耗電阻增大的因素是來自多方面的，但電阻R起到較大的作用，通常在提供足夠激勵的情況下，盡可能增大R的電阻值或在N3輸出端與選頻網(wǎng)絡(luò)間（即BC間）串入一個電阻，從C2看阻抗也加大，一般電阻R的取值為1M～30M。
    另，在C1、C2之間的連接也要引起注意，連接線粗而短，不單可以減少產(chǎn)生損耗，而且還能防止混入干擾源而干擾了振蕩器的正常工作。
    晶體外殼所標注的頻率，既不是串聯(lián)諧振頻率也不是并聯(lián)諧振頻率，而是在外接負載電容時測定的頻率，數(shù)值界乎于串聯(lián)諧振頻率與并聯(lián)諧振頻率之間。
    這也就是說，我們在應(yīng)用晶體時，負載電容（Cx）的值是直接由廠家所提供的，我們無需再去計算。
    在要求不高的實際應(yīng)用中，我們?yōu)榱嗽O(shè)計方便，一般可以將負載電容Cx分拆為1：1，即C1＝C2（公式見上），在要求較高的情況下，這樣的方便顯然是不合理的，首先，C1應(yīng)減去門電路的輸入平均電容和各項因素產(chǎn)生的離散電容（估算），同理，C2也應(yīng)減去各項因素產(chǎn)生的離散電容（估算），然而，由于元件的離散性和估算存在著偏差，頻率依然不是很準確，我們可適當減小C1或C2的值再并個微調(diào)電容加以調(diào)整。
    要得到較精確的頻率，電容除了需選用損耗小、特性好的產(chǎn)品外，PCB布板和各元件的溫度系數(shù)也很重要。
    以上是我的理解和一點小心得，如有不對，請大家斧正。