完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > hdl語(yǔ)言
文章:43個(gè) 瀏覽:9082次 帖子:0個(gè)
FPGA Verilog HDL語(yǔ)法之編譯預(yù)處理
Verilog HDL語(yǔ)言和C語(yǔ)言一樣也提供了編譯預(yù)處理的功能?!熬幾g預(yù)處理”是Verilog HDL編譯系統(tǒng)的一個(gè)組成部分。Verilog HDL語(yǔ)言...
玩轉(zhuǎn)FPGA必備的基礎(chǔ)知識(shí)
FPGA已成為現(xiàn)今的技術(shù)熱點(diǎn)之一,無(wú)論學(xué)生還是工程師都希望跨進(jìn)FPGA的大門。那么我們要玩轉(zhuǎn)FPGA必須具備哪些基礎(chǔ)知識(shí)呢?下面我們慢慢道來(lái)。 (一) ...
如何驗(yàn)證自己的設(shè)計(jì)在SaberRD和Saber Sketch中都有效呢?
Saber軟件到現(xiàn)在為至已經(jīng)面世30多年,一直以來(lái),工程師們對(duì)Saber軟件的界面已經(jīng)非常熟悉(見下圖1左上),這種使用菜單選擇功能的傳統(tǒng)風(fēng)格的Sabe...
隨著科技的迅猛發(fā)展,在多個(gè)工業(yè)領(lǐng)域(航空、航天、汽車、船舶等等)面對(duì)復(fù)雜系統(tǒng),用戶的設(shè)計(jì)和分析的手段逐漸豐富完善,其中仿真技術(shù)越來(lái)越受到重視,不同的客戶...
UART 是一種舊的串行通信機(jī)制,但仍在很多平臺(tái)中使用。它在 HDL 語(yǔ)言中的實(shí)現(xiàn)并不棘手,可以被視為本科生的作業(yè)。在這里,我將通過(guò)這個(gè)例子來(lái)展示在 H...
無(wú)論是SystemVerilog還是SpinalHDL,都有Last valid assignment wins的語(yǔ)法特征。如在SpinalHDL-Do...
2023-11-04 標(biāo)簽:VerilogCache狀態(tài)機(jī) 823 0
FPGA設(shè)計(jì)是否需要學(xué)習(xí)SystemVerilog
Verilog和System Verilog是同一硬件描述語(yǔ)言(HDL)的同義名稱。
2023-10-26 標(biāo)簽:FPGA設(shè)計(jì)仿真器HDL語(yǔ)言 1124 0
什么是Logic Synthesis?Synthesis的流程
什么是Logic Synthesis?Logic Synthesis用于將輸入的高級(jí)語(yǔ)言描述(如HDL、verilog)轉(zhuǎn)換為門級(jí)電路的網(wǎng)絡(luò)表示。
數(shù)字電路實(shí)驗(yàn)—4位奇偶校驗(yàn)器設(shè)計(jì)
熟悉和掌握FPGA開發(fā)流程和Lattice Diamond軟件使用方法;
2023-10-16 標(biāo)簽:二進(jìn)制奇偶校驗(yàn)器數(shù)字電路 1.6萬(wàn) 0
Mojo v3 FPGA板與16x2 LCD模塊是如何進(jìn)行連接的呢?
在本教程中,我們將使用Verilog HDL設(shè)計(jì)一個(gè)數(shù)字電路,該電路與基于HD44780 LCD控制器/驅(qū)動(dòng)芯片的通用LCD模塊連接。Mojo V3 F...
2023-09-20 標(biāo)簽:FPGA設(shè)計(jì)LCD控制器多路復(fù)用器 1147 0
什么是有限狀態(tài)機(jī)?有限狀態(tài)機(jī)的四要素介紹
如果一個(gè)對(duì)象(系統(tǒng)或機(jī)器),由若干個(gè)狀態(tài)構(gòu)成,在某種條件下觸發(fā)這些狀態(tài),會(huì)發(fā)生狀態(tài)相互轉(zhuǎn)移的事件,那么此對(duì)象稱之為狀態(tài)機(jī)。
2023-09-17 標(biāo)簽:編碼器有限狀態(tài)機(jī)狀態(tài)機(jī) 2912 0
如何使用Verilog語(yǔ)言進(jìn)行仿真驗(yàn)證
仿真驗(yàn)證主要作用是搭建一個(gè)測(cè)試平臺(tái),測(cè)試和驗(yàn)證程序設(shè)計(jì)的正確性,驗(yàn)證設(shè)計(jì)是否實(shí)現(xiàn)了我們所預(yù)期的功能。其結(jié)構(gòu)如下圖所示。
2023-10-02 標(biāo)簽:仿真驗(yàn)證HDL語(yǔ)言Verilog設(shè)計(jì) 2217 0
Vivado設(shè)計(jì)主界面,它的左邊是設(shè)計(jì)流程導(dǎo)航窗口,是按照FPGA的設(shè)計(jì)流程設(shè)置的,只要按照導(dǎo)航窗口一項(xiàng)一項(xiàng)往下進(jìn)行,就會(huì)完成從設(shè)計(jì)輸入到最后下載到開發(fā)...
2023-09-17 標(biāo)簽:FPGA設(shè)計(jì)寄存器TCL 3700 0
Formal Verify,即形式驗(yàn)證,主要思想是通過(guò)使用數(shù)學(xué)證明的方式來(lái)驗(yàn)證一個(gè)修改后的設(shè)計(jì)和它原始的設(shè)計(jì),在功能上是否等價(jià)。
怎樣使用SpinalHDL Pipeline組件里的resulting及overloaded?
關(guān)于stageableToData,在之前的文章中已有介紹,今天來(lái)看下stageableOverloadedToData以及stageableResul...
2023-09-11 標(biāo)簽:處理器驅(qū)動(dòng)器Pipeline 1264 0
自動(dòng)化驗(yàn)證testbench結(jié)果可以減少人工檢查的時(shí)間和可能犯的失誤,尤其對(duì)于比較大的設(shè)計(jì)。
SpinalHDL里pipeline的設(shè)計(jì)思路
如果你曾看過(guò)VexRSICV的設(shè)計(jì),對(duì)于從事邏輯設(shè)計(jì)的你會(huì)驚訝從未想過(guò)邏輯設(shè)計(jì)還能這么來(lái)做。針對(duì)VexRSICV所衍生出的pipeline Lib,該系...
眾所周知,芯片一直是手機(jī)等電子產(chǎn)品的核心部件,需要極其密集的資金支持和技術(shù)含量。芯片之于手機(jī),猶如大腦之于人,這樣說(shuō)來(lái)似乎更加容易理解。
2023-08-15 標(biāo)簽:芯片設(shè)計(jì)STAASIC技術(shù) 1063 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語(yǔ)言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動(dòng)駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無(wú)刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無(wú)人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國(guó)民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |