完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>
標(biāo)簽 > fpga
FPGA(Field-Programmable Gate Array),即現(xiàn)場可編程門陣列,它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點。
文章:12577個 瀏覽:617605次 帖子:7893個
利用FPGA資源和最小模擬電路發(fā)電進(jìn)行開關(guān)電源設(shè)計的方法
本文將引導(dǎo)您采用極簡/簡單的方法進(jìn)行開關(guān)電源設(shè)計,并介紹幾種利用 FPGA 資源和最小模擬電路發(fā)電的方法。
2023-02-20 標(biāo)簽:fpga模擬電路開關(guān)電源 1231 0
使用NI LabVIEW FPGA創(chuàng)建高速控制系統(tǒng)以用于MEMS微快門測試
詹姆斯韋伯太空望遠(yuǎn)鏡(JWST)是NASA的下一代大型望遠(yuǎn)鏡。它比前輩哈勃太空望遠(yuǎn)鏡更具雄心,NASA將把它布置在離地球約100公里遠(yuǎn)的穩(wěn)定拉格朗日點上...
FPGA由邏輯單元、RAM、乘法器等硬件資源組成,通過將這些硬件資源合理組織,可實現(xiàn)乘法器、寄存器、地址發(fā)生器等硬件電路。
通過對新設(shè)計的功能使用Virtualizer虛擬原型技術(shù)和對重用邏輯使用基于FPGA的HAPS原型技術(shù),設(shè)計師能夠?qū)⒃O(shè)計周期中軟件開發(fā)的起始時間提前多達(dá)...
串口的出現(xiàn)是在1980年前后,數(shù)據(jù)傳輸率是115kbps~230kbps。串口出現(xiàn)的初期是為了實現(xiàn)連接計算機(jī)外設(shè)的目的,初期串口一般用來連接鼠標(biāo)和外置M...
一款基于DSP內(nèi)核處理器的FPGA驗證實現(xiàn)設(shè)計
ARM通用CPU及其開發(fā)平臺,是近年來較為流行的開發(fā)平臺之一,而由ARM+DSP的雙核體系結(jié)構(gòu),更有其獨特的功能特點:由ARM完成整個體系的控制和流程操...
采用可編程邏輯芯片實現(xiàn)數(shù)字電視條件接收系統(tǒng)的應(yīng)用方案
現(xiàn)在數(shù)字電視大多采用了MPEG2傳送流(TS)的方式來進(jìn)行廣播。在廣播之前要先將TS按照一定的方法進(jìn)行加擾,使得沒有授權(quán)的用戶不能收到正確的信號數(shù)據(jù)。而...
至芯科技成立于2010年,是一家致力于高新技術(shù)培訓(xùn)和移動互聯(lián)網(wǎng)知識傳播的教育及研發(fā)機(jī)構(gòu)。時刻更新,精益求精,智慧傳授,能力培養(yǎng)是公司的核心理念。
2019-11-25 標(biāo)簽:fpga互聯(lián)網(wǎng) 1225 0
基于FPGA的SPI總線傳輸技術(shù)提供更好的選擇和可行方案
SPI(Serial peripheral interface——串行設(shè)備接口)是摩托羅拉公司推出的一種同步串行通信接口。用于MCU和外圍擴(kuò)展芯片之間的...
采用FPGA與嵌入式CPU大容量數(shù)據(jù)存儲實現(xiàn)航空視頻采集記錄系統(tǒng)設(shè)計
在航空視頻采集記錄系統(tǒng)中,攝像頭把載機(jī)任務(wù)系統(tǒng)的實時畫面視頻數(shù)據(jù)按預(yù)定格式組幀,通過LVDS信號總線傳輸給視頻采集模塊;經(jīng)過視頻采集模塊對LVDS信號電...
求一種基于FPGA原型驗證系統(tǒng)的圖像處理解決方案
視覺是人類最高級別的感知,以視頻、圖像等形式為信息載體可以創(chuàng)造出豐富多彩的應(yīng)用。視覺信息處理技術(shù)的實現(xiàn)和發(fā)展極大改變了現(xiàn)代社會的生產(chǎn)活動
基于ZYNQ FPGA與PC的IP設(shè)計與驗證方案(4)
Zynq-7000嵌入式處理平臺系列的每款產(chǎn)品均采用帶有NEON及雙精度浮點引擎的雙核ARMCortex-A9MPCore處理系統(tǒng),該系統(tǒng)通過硬連線完成...
FPGA原型驗證平臺系統(tǒng)靈活性主要體現(xiàn)在其外部連接表現(xiàn)形式,由單片F(xiàn)PGA平臺或者2片的FPGA,抑或是4片的FPGA組成一個子系統(tǒng)。
FPGA是一種可編程的硬件邏輯器件,其核心組成部分是可編程邏輯單元(PLU)和可編程互連資源(Interconnect Resources)。PLU是一...
基于復(fù)雜可編程邏輯器件實現(xiàn)示波器峰峰值采樣快速顯示系統(tǒng)的設(shè)計
近年來,隨著電子技術(shù)的飛速發(fā)展,復(fù)雜可編程邏輯器件(CPLD)得到了越來越廣泛的應(yīng)用。CPLD由一個“門”陣列和一個“或”陣列組成,任意一個組合邏輯都可...
第二個解決了機(jī)器學(xué)習(xí) (ML) 固有的問題:ML 解決方案在一段時間后會過時,需要定期恢復(fù)活力。我們提出了一種 DNN-ON-FPGA 設(shè)計,可確保 D...
2023-05-06 標(biāo)簽:fpga機(jī)器人機(jī)器學(xué)習(xí) 1218 0
FPGA設(shè)計如何提高同步系統(tǒng)中的工作時鐘
在FPGA設(shè)計的同一個模塊中常常是包含組合邏輯與時序邏輯,為了保證在這些邏輯的接口處數(shù)據(jù)能穩(wěn)定的被處理,那么對建立時間與保持時間建立清晰的概念非常重要。
2023-04-20 標(biāo)簽:fpga時鐘狀態(tài)機(jī) 1218 0
基于FPGA系統(tǒng)的新一代低噪聲DC/DC轉(zhuǎn)換器降噪設(shè)計
為了提高轉(zhuǎn)換效率,F(xiàn)PGA 系統(tǒng)的設(shè)計人員正在放棄使用線性調(diào)節(jié)器,轉(zhuǎn)而采用開關(guān)式 DC/DC轉(zhuǎn)換器。雖然開關(guān)式DC/DC 轉(zhuǎn)換器可以顯著提高效率,但設(shè)...
2018-07-19 標(biāo)簽:FPGA轉(zhuǎn)換器DC/DC 1217 0
編輯推薦廠商產(chǎn)品技術(shù)軟件/工具OS/語言教程專題
電機(jī)控制 | DSP | 氮化鎵 | 功率放大器 | ChatGPT | 自動駕駛 | TI | 瑞薩電子 |
BLDC | PLC | 碳化硅 | 二極管 | OpenAI | 元宇宙 | 安森美 | ADI |
無刷電機(jī) | FOC | IGBT | 逆變器 | 文心一言 | 5G | 英飛凌 | 羅姆 |
直流電機(jī) | PID | MOSFET | 傳感器 | 人工智能 | 物聯(lián)網(wǎng) | NXP | 賽靈思 |
步進(jìn)電機(jī) | SPWM | 充電樁 | IPM | 機(jī)器視覺 | 無人機(jī) | 三菱電機(jī) | ST |
伺服電機(jī) | SVPWM | 光伏發(fā)電 | UPS | AR | 智能電網(wǎng) | 國民技術(shù) | Microchip |
Arduino | BeagleBone | 樹莓派 | STM32 | MSP430 | EFM32 | ARM mbed | EDA |
示波器 | LPC | imx8 | PSoC | Altium Designer | Allegro | Mentor | Pads |
OrCAD | Cadence | AutoCAD | 華秋DFM | Keil | MATLAB | MPLAB | Quartus |
C++ | Java | Python | JavaScript | node.js | RISC-V | verilog | Tensorflow |
Android | iOS | linux | RTOS | FreeRTOS | LiteOS | RT-THread | uCOS |
DuerOS | Brillo | Windows11 | HarmonyOS |